Direkt-Schreiben Sie Fälschung von Transistoren 1D und Toren von der Logik-Nicht-CMOS: Ein Auslöseimpuls, damit Nanoelectronics Reift

durch Dr. Somenath Roy

Dr. Somenath Roy, Forschungs-Wissenschaftler, Institut von Biotechnik und Nanotechnologie (IBN), Singapur
Entsprechender Autor: sroy@ibn.a-star.edu.sg

Der Transistor, eine Erfindung, die eine neue Ära in der Elektronik ankündigte, ist die Schlüsselkomponente praktisch aller integrierten Schaltungen (IS) und der Mikroprozessoren. Der Punktkontakt Transistor, dem Walter H. Brattain, ein Amerikanischer Physiker und Nobelpreisträger, erfunden im Jahre 1947 auf einem Klumpen des Germaniums zahlreiche Phasen der Metamorphose in seiner Architektur, in Größe und in Leistung durchmachte. Nach Gesetz Gordons E. Moore ist die Größe eines Transistors in einer IS drastisch in den Jahrzehnten geschrumpft und ist schließlich auf einem schwankenden 32 nm Knotenpunkt zum Beispiel in Intels 6 Prozessoren Kernes i7-980x verringert worden1.

Um mit der ständig steigenden Nachfrage nach kleinerem fertig zu werden, bemühen sich intelligentere und schnellere Geräte, die Chip-Hersteller sie zu verkleinern weiter. Tatsächlich haben Intel und Nvidia das Auftauchen einer 11 nm Verfahrenstechnik innerhalb der folgenden fünf Jahre vorausgesagt2. Aber wie lang fährt der Halbleiter des ergänzenden Metall (CMOS)oxids, der, fort dauerhaft zu sein downscaling ist? Was sind die bedeutenden Hindernisse voran?

CMOS-Skalierungs-Herausforderungen

Fälschungskompliziertheiten stellen die einzige Herausforderung nicht zur Gradeinteilung dar. Während das Ausfahren der zukünftigen Immersionslithographie mit doppelter kopierender, extremer ultravioletter (EUV) Lithographie oder andere innovative Techniken die Arbeit vermutlich erledigen konnten, müssen andere Schlüsselerwägungen adressiert werden.

Die beträchtlichste Skalierungsgrenze wird erwartet, durch die statische Verlustleistung eingeführt zu werden, die mit den verschiedenen Leckagevorrichtungen verbunden ist. Während die Einheitsabmessungen schrumpfen, wird der Quantumstunnelbau von Transportunternehmern durch den Torisolator und die Gehäuse-zuablaß Kreuzung balanciert, um überwiegend zu sein; die Schaltungen unfunktional machen. An diesem Punkt ist herkömmliche CMOS-Technologie wahrscheinlich, die Wand zu schlagen und erzwingt die Chip-Hersteller, für alternative Materialien und hybride Technologieplattformen zu jagen.

Alternative Plattform, Neue Fälschungs-Strategie

Neue Fortschritte in der Nanomaterialsforschung haben die Ausnutzung von quasi-1D Materialien wie Kohlenstoff nanotubes und Halbleiter-nanowires (oder nanorods) angetrieben um neue Einheitsarchitektur zu entwickeln3,4. Wegen der Quantumstransportphänomene, weisen nanomaterial-basierte Einheiten erstaunliche Eigenschaften auf, von denen einige für Silikon beispiellos sind5-7. Dennoch stellen der Mangel an Steuerbaugruppe, die Fälschungskompliziertheiten und der niedrige Durchsatz hartnäckige Herausforderungen zur Förderung von einem Einzelgeräte zu einer Funktionsschaltung dar. Das Lernziel unserer Forschung am Institut von Biotechnik und von Nanotechnologie (IBN) ist, eine dieser kritischen Herausforderungen, d.h. den Fälschungsdurchsatz anzusprechen, der schwer in den herkömmlichen Techniken wie Elektronträger (Eträger) Lithographie kompromittiert wird.8

Motiviert durch die Tatsache dass Metalle und Isolatoren eines widerstehen fokussierte Doppel-träger (Elektronenstrahl und Ionenträger) Anlagendosenpfands in situ ohne den Bedarf an jeder möglicher Vorindex-Bewegung oder zu kopieren9, erforschten wir die Möglichkeit des Produzierens getrennt sowie integrierten Einheitselemente mit höherem Durchsatz (Feige. 1). Obgleich die Fälschung von Transistoren und von anderen Schaltkreiselementen unter Verwendung einer Doppel-träger Anlage noch ein sequenzieller Prozess ist, direkt-schreiben die widerstehen-freien, Technik verringert im Wesentlichen die Anzahl von Prozessschritten, die der Reihe nach zum Prozessertrag beiträgt.

Abbildung 1. Eine künstlerische Darstellung einer Doppel-träger (Elektron und Ionenbündel) Anlage zog im Direktschreiben von nanoscale elektronischen Schaltungen an. Die widerstehen-freie Technik setzt die Anzahl von Prozessschritten verglichen mit der herab, die in Eträger Lithographie mit einbezogen wird.

Direkt-Schreiben Sie Fälschung von Einzelnen Feldeffekttransistoren

Unter Verwendung einer neuen Strategie haben wir erfolgreich die widerstehen-freie Fälschung von Entleerungmodus (D-Modus) und des Anreicherungstyps (E-Mode) Feldeffekttransistoren auf (FETs) Monokristall-ZnO-nanowires demonstriert10. Der D-Modus oder „normalerweise auf“ FETs sind für preiswertes, Vorregler Anwendungen gut angepasst, die gegen Hochspannungsabsinken und Verlustleistung zwischen der Stromquelle und der Ausgabereglerstufe tolerant sind. Andererseits bieten die E-Mode oder „normalerweise weg“ von den FETs den Vorteil des niedrigen Ausschaltleckagestroms an, der von der entscheidenden Stichhaltigkeit für moderne drahtlose Apparate ist.

Die Lay-outs von D-Modus und E-Mode FETs, die auf identischen ZnO-nanowires fabriziert werden, werden schematisch in der Feige dargestellt. 2. Die Quelle (S) und die ohmschen Kontakte des Ablasses (d) zu jedem nanowire wurden durch fokussierte Ion-Träger-abgegebene (FIB) Pint-Streifen (das Grau gefärbt) aufgenommen und angeschlossen an die micropatterned Auelektroden und die Masseverbindungsauflagen. Für den D-Modus FET Flunkerei-gab die Gate-Elektrode (g) in der bestandenen Mitte Pint ab und wurde vom nanowire Kanal durch eine Isolierschicht (hellblaues gefärbt) getrennt. Eine teilweise Entleerung des Kanals wurde unter Bedingung des Gleichgewichts (nullvorspannung) beobachtet. Mit der Anwendung einer allmählichen negativen Torvorspannung, verringerte sich der Kanalstrom und hörte schließlich an einer Torspannung um -3,4 V, die Schwellwertspannung für den D-Modus FET auf.

Abbildung 2. Schematische Zeichnungen von der Abgangsart und von den Anreicherungstyp FETs fabriziert auf ZnO-nanowires

Im Falle eines E-Mode-Transistors jedoch wurde die Gate-Elektrode aus Platin (Braun im Diagramm) verfasst, das direkt auf ZnO-nanowire durch fokussierten Elektronträger abgegeben worden und (FEB) ein Schottky-Mit einem Gatter versehenes MESFET bildete war. Der Sperrschichtnäherungswert sagt voraus, dass ein nanowire mit einem Durchmesser von 80-90 nm durch ein Ù-Förmiges umgebendes Spitzentor völlig verbraucht werden sollte, das einen Schottky-Kontakt zum Kanal aufnimmt. Tatsächlich wurde eine Leckage aktuelles-13 ~10A an der nulltorvorspannung gemessen. Von der Übergangskennlinie wurden die Schwellenwerte Spannung, die Transleitfähigkeitm (g) und das Ein-Ausverhältnis berechnet, um 1,1 V, 55 nS zu sein und > 106, beziehungsweise.

Ein Schritt Hin Zu Integration

Nach der Charakterisierung der einzelnen E- und D-Modustransistoren auf getrennten aber identischen ZnO-nanowires, machten wir einen Versuch, die zwei Baumuster von FETs auf einem einzelnen nanowire zu integrieren, um die Funktionalität eines Logikumformers zu berechnen (Feige. 3). Ein grundlegender Logikumformer besteht einem aktiven Schaltelement oder „aus Treiber“, in der Serie mit einer „Belastungs“ Einheit. Ein E-Mode-Transistor wird für Gebrauch bevorzugt, da ein Treiber als der Gebrauch eines D-Modus Treibers einen zusätzlichen Stufeschieber benötigen würde, die Input- und Ausgabespannungspegel vom kompatiblen Logiktor zu machen. Andererseits wird ein D-Modus Transistor als Belastung bevorzugt, weil Entleerungbelastung Umformer (i) scharfen Spannungsübergangseigenschaftsübergang (VTC) und bessere Rauschgrenze, (ii) einzelne Stromversorgung und (iii) kleinerer Gesamtlayoutbereich aufweisen.

Abbildung 3 stellt schematisch die Schaltung eines Entleerungbelastung Umformers dar. Für eine Zubehörspannung von +5 V, tritt der Übergang von „logischem 1" bis „logisches 0" Zustand um ungefähr 2,1 V. auf. Die Spannungsverstärkung des Umformers erhöhte mit der Größe von VDD und erreichte einen Wert von ungefähr 29 für VDD = 10,0 V, während die Rauschgrenzen für Hochs und Tiefs-Signalpegel 2,52 V und 1,46 V waren, beziehungsweise.

Abbildung 3. Schematisches Diagramm von einem DCFL-Umformer fabriziert auf einem einzelnen nanowire. Die Platinelektroden wurden „direkt“ entweder unter Verwendung des fokussierten Ionenträgers (grau) oder des Elektronenstrahls (Braun) geschrieben. Microfabricated-Au-Kontaktleitungskabel und Masseverbindungsauflagen wurden für die Zusammenschaltung der Einheiten an die Makrowelt verwendet. Die blaue Schicht unter einer der Pint-Gate-Elektroden zeigt die abgegebene Siliziumoxidin-situschicht an.

Als schlußfolgerung verhindert einschrittige Fälschungstechnik IBNS den Zeit raubenden und arbeitsintensiven Lithographieprozeß für Nano-schuppe Einheitsfälschung und erhöht die Fälschungsgenauigkeit und -ertrag. Mit einem hochgradigen der Präzision und des Durchsatzes, kann die Direktschreibung Technik eine starke Methode für schnelle Erstausführung von futuristischen nanoelectronic Schaltungen anbieten.


Bezüge

1. Prozessor-Extreme Ausgabe Intel® Core™ i7-980X: http://ark.intel.com/Product.aspx?id=47932
2. http://www.eetimes.com/electronics-news/4087879/SPIE-Intel-to-extend-immersion-to-11-nm; http://www.eetimes.com/electronics-news/4084065/Nvidia-chief-scientist-to-EDA-Give-us-power-tools
3. S.J. Tans, A.R.M. Verschueren und C. Dekker „Raumtemperatur-Transistor Basiert Auf einem Einzelnen Kohlenstoff Nanotubes,“ Natur, 393 (1998) 49
4. Z. Zhong, D. Wang, Y. Cui, M.W. Bockrath und C.M. Lieber, „Nanowire-Querlatte-Reihen als Adressenkodierungen für Integriertes Nanosystems“, Wissenschaft, 302 (2003) 1377 (2003)
5. A. Javey, Q. Wang, A. Ural, Y. Li und H. Dai. „Kohlenstoff Nanotube-Transistor-Reihen für Mehrstufige Ergänzende Logik-und Ring-Oszillatoren,“ Nano-Schreiben, 2 (2002) 929
6. D. Kim, J. Huang, H. Shin, S. Roy und W. Choi, „Transport-Phänomene und Leitungs-Vorrichtung des Einzel-Ummauerten Kohlenstoffes Nanotubes (SWNT) an O- und GekreuzterKreuzungen,“ Nano--Lett., 6 (2006) 2821
7. Y. Cui, C.M. Lieber, „Funktions-Nanoscale-Elektronische Geräte Zusammengebaut Unter Verwendung der Silikon Nanowire-Bausteine,“ Wissenschaft, 291 (2001) 851
8. Z. Chen, J. Appenzeller, O. - M. Lin, J. Sippel-Oakley, A.G. Rinzler, J. Tang, S.J. Wind, P.M. Solomon und P. Avouris, Wissenschaft, 311 (2006) 1735
9. I. Utke, P. Hoffmann, J. Melngailis, „Gas-Unterstützter Fokussierter Elektronenstrahl und IonenTräger-Aufbereiten und Fälschung,“ J. Vac. Sci. Technol. B, 26 (2008) 1197
10. S. Direkt-Schreiben Roy und Z. Gao, „Fälschung eines Schaltelements Nanoscale Digital auf ein Einzelnes Nanowire,“ Nanotechnologie, 21 (2010) 245306

Copyright AZoNano.com, Dr. Somenath Roy (Institut von Biotechnik und von Nanotechnologie (IBN))

Date Added: Sep 19, 2010 | Updated: Jun 11, 2013

Last Update: 14. June 2013 04:12

Tell Us What You Think

Do you have a review, update or anything you would like to add to this article?

Leave your feedback
Submit