Directo-Escriba la Fabricación de los Transistores 1D y de las Entradas de Lógica No-CMOS: Un Estímulo para que Nanoelectronics Se Madure

por el Dr. Somenath Roy

El Dr. Somenath Roy, Científico de la Investigación, Instituto de la Bioingeniería y Nanotecnología (IBN), Singapur
Autor Correspondiente: sroy@ibn.a-star.edu.sg

El transistor, una invención que anunció una nueva era en electrónica, es el componente clave de prácticamente todos los circuitos integrados (ICs) y de los microprocesadores. El transistor del punta-contacto que Gualterio H. Brattain, Físico Americano y Premio Nobel, inventados en 1947 en un trozo del germanio experimentó fases numerosas de la metamorfosis en su configuración, talla y funcionamiento. Después de la ley de Gordon E. Moore, la talla de un transistor en IC ha sido que encoge dramáticamente durante las décadas y se ha reducido eventual a un nodo de 32 que escalonaba nanómetro, por ejemplo, en 6 procesadores de la Base i7-980x de Intel1.

Para hacer frente a la demanda cada vez mayor para más pequeño, aparatos más elegantes y más rápidos, los fabricantes de chips se están esforzando para reducirlo proporcionalmente más lejos. De hecho, Intel y Nvidia han predicho la aparición de una tecnología de proceso de 11 nanómetro en el plazo de los cinco años próximos2. (CMOS)¿Pero cuánto tiempo el semiconductor de óxido de metal complementario downscaling continuará ser sostenible? ¿Cuáles son los escollos mayores delante?

Retos de la Graduación A Escala del CMOS

Las complejidades de la Fabricación no plantean el único reto al escalamiento. Mientras Que el despliegue de la litografía de la inmersión de la siguiente-generación con litografía ultravioleta que modelaba, extrema (EUV) doble u otras técnicas innovadoras podría hacer probablemente el trabajo, otras consideraciones dominantes necesitan ser dirigidas.

Se prevee que el límite más importante de la graduación a escala sea introducido por la disipación de potencia estática asociada a los diversos mecanismos del fuga. Mientras Que las dimensiones del dispositivo se encogen, el hacer un túnel del quantum de portadores a través del aislador de la entrada y de la unión del cuerpo-a-desagüe se contrapesa para ser predominante; haciendo los circuitos no funcionales. A este punto, la tecnología convencional del CMOS es probable golpear la pared, forzando a los fabricantes de chips a cazar para los materiales alternativos y las plataformas híbridas de la tecnología.

Plataforma Alternativa, Estrategia Nueva de la Fabricación

Los avances Recientes en la investigación de los nanomaterials han propulsado la explotación de los materiales de quasi-1D tales como nanotubes del carbón y los nanowires semiconductores (o los nanorods) para desarrollar configuraciones nuevas del dispositivo3,4. Debido a los fenómenos de transporte del quantum, los dispositivos nanomaterial-basados exhiben las propiedades asombrosas, algunos de los cuales son sin precedentes para el silicio5-7. Sin Embargo, la falta de ensamblaje controlado, las complejidades de la fabricación y la producción inferior plantean retos persistentes al adelanto de un único dispositivo a un circuito funcional. El objetivo de nuestra investigación en el Instituto de la Bioingeniería y de la Nanotecnología (IBN) es dirigir uno de estos retos críticos, es decir la producción de la fabricación, que se compromete seriamente en técnicas convencionales tales como litografía del electrón-haz (e-haz).8

Motivado por el hecho de que un sistema enfocado del doble-haz (haz electrónico y haz de ión) puede depositar los metales y los aisladores in situ sin la necesidad de cualquier pre-indexación de direcciones o resistir el modelar9, exploramos la viabilidad de producir discreta, e integramos elementos del dispositivo con una producción más alta (Fig. 1). Aunque la fabricación de transistores y de otros elementos de circuito usando un sistema del doble-haz siga siendo un proceso secuencial, el resistir-libres, directo-escriben técnica reducen substancialmente el número de pasos de progresión de proceso, que a su vez contribuye al rendimiento de proceso.

Cuadro 1. Una representación artística de un sistema del doble-haz (electrón y haz iónico) se enganchó a la directo-escritura de los circuitos electrónicos del nanoscale. La técnica resistir-libre disminuye el número de pasos de progresión de proceso con respecto a ése implicado en litografía del e-haz.

Directo-Escriba la Fabricación de los Transistores Individuales del Efecto De Campo

Usando una estrategia nueva, hemos demostrado con éxito la fabricación resistir-libre de los transistores del efecto de campo del agotamiento-modo (D-Modo) y del aumento-modo (E-Modo) (FETs) en los nanowires monocristalinos de ZnO10. El D-Modo o “en” los FETs está normalmente bien adaptado para barato, las aplicaciones del pre-regulador, que son tolerantes de caídas y de la disipación de potencia de alto voltaje entre la fuente de energía y el escenario del regulador del rendimiento. Por otra parte, el E-Modo o “” de los FETs ofrece normalmente la ventaja de la corriente inferior del fuga del lejos-estado, que está de significación suprema para los dispositivos inalámbricos modernos.

Los planes del D-Modo y de los FETs del E-Modo fabricados en los nanowires idénticos de ZnO se ilustran esquemáticamente en Fig. 2. La fuente (s) y los contactos óhmicos del desagüe (d) a cada nanowire fueron hechos por las cintas (FIB) ión-haz-depositadas enfocadas de la Pinta (gris coloreado), y conectados con los electrodos del Au y las pistas de vinculación micropatterned. Para el FET del D-Modo, el (G) del electrodo de entrada en el centro consistido en Bola-depositó la Pinta y fue aislado del canal del nanowire con una capa que aislaba (azul claro coloreado). Un agotamiento parcial del canal fue observado bajo condición del equilibrio (polarizado cero). Con la aplicación de un polarizado negativo gradual de la entrada, la corriente de canal disminuyó y finalmente cesó en un voltaje alrededor de -3,4 V, el voltaje de la entrada del umbral para el FET del D-Modo.

Cuadro 2. gráficos Esquemáticos del modo de agotamiento y de los FETs del modo del aumento fabricados en los nanowires de ZnO

En el caso de un transistor del E-Modo, sin embargo, el electrodo de entrada fue compuesto del platino (marrón en el diagrama esquemático), que había sido depositado directamente en el nanowire de ZnO por el electrón-haz enfocado (FEB) y formó un MESFET Schottky-Bloqueado. La aproximación de la capa de agotamiento predice que un nanowire con un diámetro de 80-90 nanómetro se debe agotar completo por una entrada superior circundante Ù-Dada forma que haga un contacto de Schottky al canal. De hecho, un fuga ~10A actual-13 fue medido en el polarizado cero de la entrada. De la curva de características de transferencia, los valores del voltaje del umbral, el (G) de la transconductanciam y la relación de transformación encendido-apagado eran calculados para ser 1,1 V, 55 nS y > 106, respectivamente.

Un Paso De Progresión Hacia la Integración

Después de caracterizar los transistores individuales de la E y del D-Modo en los nanowires discretos pero idénticos de ZnO, hicimos una tentativa de integrar los dos tipos de FETs en un único nanowire para derivar las funciones de un inversor de la lógica (Fig. 3). Un inversor elemental de la lógica consiste en un dispositivo activo de la transferencia, o el “programa piloto”, en serie con un dispositivo de la “carga”. Un transistor del E-Modo se prefiere para el uso pues un programa piloto como el uso de un programa piloto del D-Modo requeriría a un nivel-desplazador adicional hacer los niveles voltaicos de entrada de información y del rendimiento de la entrada de lógica compatible. Inversamente, un transistor del D-Modo se prefiere como carga porque los inversores de la agotamiento-carga exhiben (i) la transición sostenida de las características de transferencia (VTC) del voltaje y un mejor margen de ruido, (ii) única fuente de alimentación, y (iii) un área total más pequeña del plan.

El Cuadro 3 representa esquemáticamente el circuito de un inversor de la agotamiento-carga. Para un voltaje de fuente de +5 V, la transición de “1" lógico a “0" lógico estado ocurre aproximadamente 2,1 V. El avance del voltaje del inversor aumentó con la magnitud de VDD y alcanzó un valor de cerca de 29 para VDD = 10,0 V, mientras que los márgenes de ruido para los niveles de señal del cielo y tierra eran 2,52 V y 1,46 V, respectivamente.

Cuadro 3. diagrama Esquemático de un inversor de DCFL fabricado en un único nanowire. Los electrodos de platino “fueron escritos directamente” usando el haz de ión enfocado (gris) o el haz electrónico (marrón). Los terminales de componente del contacto del Au de Microfabricated y las pistas de vinculación fueron utilizados para interconectar los dispositivos con el mundo macro. La capa azul debajo de uno de los electrodos de entrada de la Pinta indica la capa depositada in situ del óxido de silicio.

En conclusión, la técnica de un solo paso de la fabricación de IBN evita el proceso que toma tiempo y necesitando mucho trabajo de la litografía para la fabricación del dispositivo de la nano-escala, y aumenta la exactitud y el rendimiento de la fabricación. Con un de alto nivel de la precisión y de la producción, la técnica de la directo-escritura puede ofrecer un método potente para la creación de un prototipo rápida de circuitos nanoelectronic futuristas.


Referencias

1. Edición Extrema del Procesador de Intel® Core™ i7-980X: http://ark.intel.com/Product.aspx?id=47932
2. http://www.eetimes.com/electronics-news/4087879/SPIE-Intel-to-extend-immersion-to-11-nm; http://www.eetimes.com/electronics-news/4084065/Nvidia-chief-scientist-to-EDA-Give-us-power-tools
3. S.J. Tans, A.R.M. Verschueren y C. Dekker “Transistor de la Temperatura Ambiente Basado En un Único Carbón Nanotubes,” Naturaleza, 393 (1998) 49
4. Z. Zhong, D. Wang, Y. Cui, M.W. Bockrath y C.M. Lieber, “Matrices de la Barra Transversal de Nanowire como Descifradores de Direccionamiento para Nanosystems Integrado”, Ciencia, 302 (2003) 1377 (2003)
5. A. Javey, Q. Wang, A. Ural, Y. Li y H. Dai. “Matrices del Transistor de Nanotube del Carbón para los Osciladores Complementarios Graduales de la Lógica y del Anillo,” Cartas Nanas, 2 (2002) 929
6. D. Kim, J. Huang, H. Shin, S. Roy y W. Choi, “Fenómenos de Transporte y Mecanismo de la Conducción del Carbón Único-Emparedado Nanotubes (SWNT) en las Uniones de la Y y Cruzado,” Lett Nano., 6 (2006) 2821
7. Y. Cui, C.M. Lieber, “Dispositivos Electrónicos Funcionales de Nanoscale Ensamblados Usando los Bloques Huecos de Nanowire del Silicio,” Ciencia, 291 (2001) 851
8. Z. Chen, J. Appenzeller, Y. - M. Lin, J. Sippel-Oakley, A.G. Rinzler, J. Tang, S.J. Wind, P.M. Solomon y P. Avouris, Ciencia, 311 (2006) 1735
9. I. Utke, P. Hoffmann, J. Melngailis, “Haz Electrónico Y Tramitación y Fabricación Enfocados Gas-Ayudados del Haz de Ión,” J. Vac. Sci. Technol. B, 26 (2008) 1197
10. S. Roy y Z. Gao, “Directo-Escriben la Fabricación de un Elemento de Lógica de Nanoscale Digital en un Único Nanowire,” la Nanotecnología, 21 (2010) 245306

Derechos De Autor AZoNano.com, el Dr. Somenath Roy (Instituto de la Bioingeniería y de la Nanotecnología (IBN))

Date Added: Sep 19, 2010 | Updated: Jun 11, 2013

Last Update: 14. June 2013 04:44

Tell Us What You Think

Do you have a review, update or anything you would like to add to this article?

Leave your feedback
Submit