There is 1 related live offer.

5% Off SEM, TEM, FIB or Dual Beam

Diretto-Scriva la Lavorazione dei Transistor 1D e dei Circuiti Logici Non CMOS: Uno Stimolo affinchè Nanoelectronics Maturino

da Dott. Somenath Roy

Dott. Somenath Roy, Ricercatore, Istituto di Bioingegneria e Nanotecnologia (IBN), Singapore
Autore Corrispondente: sroy@ibn.a-star.edu.sg

Il transistor, un'invenzione che ha annunziato una nuova era nell'elettronica, è la componente chiave di praticamente tutti i circuiti integrati (CI) e dei microprocessori. Il transistor del punto-contatto che Walter H. Brattain, un Fisico Americano e Premio Nobel, inventati nel 1947 su un bello pezzo di germanio ha subito le numerose fasi di metamorfosi nella sue architettura, dimensione e prestazione. A Seguito di legge di Gordon E. Moore, la dimensione di un transistor in IC è stata restringente drammaticamente durante le decadi e finalmente è stata diminuita ad un vertice di vacillamento di 32 nanometro, per esempio, in 6 esboscatori universali della Memoria i7-980x di Intel1.

Per fare fronte alla domanda in continuo aumento di più piccolo, gli aggeggi più astuti e più veloci, i produttori di chip stanno adoperando riportarli in scala giù più ulteriormente. Infatti, sia Intel che Nvidia hanno predetto l'emergenza di una tecnologia della trasformazione di 11 nanometro nei cinque anni successivi2. Ma quanto tempo la tecnologia CMOS (CMOS) che downscaling continuerà ad essere sostenibile? Che Cosa sono gli scogli principali avanti?

Sfide di Operazione Di Disgaggio di CMOS

Le difficoltà di Montaggio non posano la sola sfida a riportare in scala. Mentre la distribuzione della litografia di prossima generazione di immersione con la doppia litografia ultravioletta di modello e (EUV) estrema o altre tecniche innovarici potrebbe probabilmente fare il processo, altre considerazioni chiave devono essere indirizzate.

Il limite di operazione di disgaggio più significativo si pensa che introduca dalla dissipazione di potenza statica connessa con i vari meccanismi di dispersione. Poichè le dimensioni dell'unità si restringono, il traforo di quantum dei portafili attraverso l'isolante del portone e la giunzione del organismo--filtro è sospeso essere predominante; rendendo i circuiti non funzionali. A questo punto, la Tecnologia CMOS convenzionale è probabile colpire la parete, forzante i produttori di chip cercare per i materiali alternativi e le piattaforme ibride della tecnologia.

Piattaforma Alternativa, Strategia Novella di Montaggio

Gli avanzamenti Recenti nella ricerca dei nanomaterials hanno azionato lo sfruttamento dei materiali di quasi-1D quali i nanotubes del carbonio e nanowires semiconduttori (o nanorods) per sviluppare le architetture novelle dell'unità3,4. dovuto i fenomeni di trasporto di quantum, le unità nanomaterial basate presentano i beni sbalordenti, alcuni di cui sono senza precedenti per silicio5-7. Tuttavia, la mancanza di assembly controllato, le difficoltà di montaggio e la capacità di lavorazione bassa posano le sfide persistenti all'avanzamento da un a un dispositivo ad un circuito funzionale. L'obiettivo della nostra ricerca all'Istituto della Bioingegneria e della Nanotecnologia (IBN) è di indirizzare una di queste sfide critiche, cioè la capacità di lavorazione di montaggio, che è compromessa severamente nelle tecniche convenzionali quale la litografia del fascio di elettroni (e-raggio).8

Motivato dal fatto che un sistema messo a fuoco del doppio-raggio (fascio di elettroni e raggio ionico) può depositare i metalli e gli isolanti in situ senza l'esigenza di tutto l'pre-indirizzamento o resistere a modellare9, abbiamo esplorato la possibilità di produzione discreta come pure abbiamo integrato gli elementi dell'unità con più alta capacità di lavorazione (Fig. 1). Sebbene il montaggio dei transistor e di altri elementi del circuito facendo uso di un sistema del doppio-raggio sia ancora un trattamento sequenziale, il senza, diretto-scrivono la tecnica sostanzialmente diminuiscono il numero dei punti trattati, che a sua volta contribuisce al rendimento trattato.

Figura 1. Una rappresentazione artistica di un sistema del doppio-raggio (elettrone e fascio ionico) si è impegnata nella diretto-scrittura dei circuiti elettronici del nanoscale. La tecnica senza minimizza il numero dei punti trattati rispetto a quello in questione in litografia del e-raggio.

Diretto-Scriva la Lavorazione di Diversi Transistor di Effetto Di Campo

Facendo Uso di una strategia novella, abbiamo dimostrato con successo la lavorazione senza sia dei transistor di effetto di campo del svuotamento-modo (D-Modo) che del potenziamento-modo (Modo E) (FETs) sui nanowires monocristallini di ZnO10. Il D-Modo o “„ sui FETs è normalmente ben adattato per a basso costo, le applicazioni del pre-regolatore, che sono tolleranti delle gocce e della dissipazione di potenza ad alta tensione fra l'alimentazione e la fase del regolatore dell'output. D'altra parte, il Modo E o “fuori„ dai FETs offre normalmente il vantaggio della corrente bassa di dispersione dello fuori stato, che è di importanza preminente per i dispositivi wireless moderni.

Le disposizioni dei FETs di Modo E e del D-Modo da costruzione sui nanowires identici di ZnO sono illustrate schematicamente nella Fig. 2. La sorgente (s) e filtro (D) i contatti ohmici ad ogni nanowire sono stati stabiliti dai nastri (FIB) ione-raggio-depositati messi a fuoco della Pinta (gray colorato) e sono stati connessi agli elettrodi dell'Au ed ai cuscinetti di legame micropatterned. Per il FET di D-Modo, l'elettrodo di portone (G) al centro consistito di Mentire-ha depositato la Pinta ed è stato isolato dal canale del nanowire da uno strato isolante (blu-chiaro colorato). Uno svuotamento parziale del canale è stato osservato nella circostanza di equilibrio (tendenziosità zero). Con l'applicazione di una tendenziosità negativa graduale del portone, la corrente di canale è diminuito e definitivo è cessato ad una tensione intorno a -3,4 V, la tensione del portone della soglia per il FET del D-Modo.

Figura 2. estrazioni Schematiche del modo di svuotamento e dei FETs di modo di potenziamento da costruzione sui nanowires di ZnO

Nel caso di un transistor di Modo E, tuttavia, l'elettrodo di portone è stato composto di platino (marrone nel disegno schematico), che direttamente era stato depositato sul nanowire di ZnO dal fascio di elettroni messo a fuoco (FEB) ed ha formato un MESFET Schottky-Gated. L'approssimazione del livello di svuotamento predice che un nanowire con un diametro di 80-90 nanometro dovrebbe completamente essere vuotato da un portone superiore circostante A forma di Ù che stabilisce un contatto di Schottky al canale. Infatti, una dispersione ~10A corrente-13 è stata misurata a tendenziosità zero del portone. Dalla curva di caratteristiche di trasferimento, i valori di tensione della soglia, trans-conduttanza (g)m ed il rapporto di accensione sono stati calcolati per essere 1,1 V, 55 NS e > 106, rispettivamente.

Un Punto Verso Integrazione

Dopo la caratterizzazione dei transistor diversi del D-Modo e di E sui nanowires discreti ma identici di ZnO, abbiamo fatto un tentativo di integrare i due tipi di FETs su un singolo nanowire per derivare la funzionalità di un invertitore di logica (Fig. 3). Un invertitore elementare di logica consiste di un'unità attiva di commutazione, o “del driver„, in serie con un'unità “del caricamento„. Un transistor di Modo E è preferito per uso poichè un driver come l'uso di un driver del D-Modo richiederebbe un livello-dispositivo spostatore supplementare di rendere per introdurre ed i livelli di tensione in uscita del circuito logico compatibile. Per Contro, un transistor del D-Modo è preferito come caricamento perché gli invertitori del svuotamento-caricamento esibiscono (i) la transizione marcata di caratteristiche di trasferimento (VTC) di tensione ed il migliore margine di disturbo, (ii) la singola alimentazione elettrica e (iii) più piccola area globale della disposizione.

Figura 3 descrive schematicamente il circuito di un invertitore del svuotamento-caricamento. Per una tensione di offerta di +5 V, la transizione “da 1" logico “a 0" logico stato si presenta a circa 2,1 V. Il guadagno di tensione dell'invertitore è aumentato con la grandezza della VDD ed ha raggiunto un valore di circa 29 per VDD = 10,0 V, mentre i margini di disturbo per i livelli elevati di minimo e del segnale erano 2,52 V e 1,46 V, rispettivamente.

Figura 3. Rappresentazione schematica di un invertitore di DCFL da costruzione su un singolo nanowire. Gli elettrodi di platino “direttamente sono stati scritti„ facendo uso del raggio ionico messo a fuoco (grigio) o del fascio di elettroni (marrone). I cavi del contatto dell'Au di Microfabricated ed i cuscinetti di legame sono stati utilizzati per il collegamento delle unità con il macro mondo. Il livello blu sotto uno degli elettrodi di portone della Pinta indica il livello depositato in situ dell'ossido di silicio.

In conclusione, la tecnica a passo singolo del montaggio di IBN previene il trattamento che richiede tempo ed a forte intensità di mano d'opera della litografia per montaggio dell'unità del nano-disgaggio e migliora l'accuratezza ed il rendimento di montaggio. Con un di più alto livello di precisione e di capacità di lavorazione, la tecnica di diretto-scrittura può offrire un metodo efficace per modello rapido dei circuiti nanoelectronic futuristici.


Riferimenti

1. Edizione Estrema dell'Esboscatore Universale di Intel® Core™ i7-980X: http://ark.intel.com/Product.aspx?id=47932
2. http://www.eetimes.com/electronics-news/4087879/SPIE-Intel-to-extend-immersion-to-11-nm; http://www.eetimes.com/electronics-news/4084065/Nvidia-chief-scientist-to-EDA-Give-us-power-tools
3. S.J. Tans, A.R.M. Verschueren e C. Dekker “Transistor di Temperatura Ambiente Basato Su un Singolo Carbonio Nanotubes,„ Natura, 393 (1998) 49
4. Z. Zhong, D. Wang, Y. Cui, M.W. Bockrath e C.M. Lieber, “Schiere della Barra Trasversale di Nanowire come Decodificatori di Indirizzo per Nanosystems Integrato„, Scienza, 302 (2003) 1377 (2003)
5. A. Javey, Q. Wang, A. Ural, Y. Li e H. DAI. “Schiere del Transistor di Nanotube del Carbonio per gli Oscillatori Complementari A Più Stadi dell'Anello e di Logica,„ Lettere Nane, 2 (2002) 929
6. D. Kim, J. Huang, H. Shin, S. Roy e W. Choi, “Fenomeni di Trasporto e Meccanismo di Conduzione di Carbonio Unico Murato Nanotubes (SWNT) alle Giunzioni Attraversato e di Y,„ Lett Nano., 6 (2006) 2821
7. Y. Cui, C.M. Lieber, “Apparecchi Elettronici Funzionali di Nanoscale Montati Facendo Uso delle Particelle Elementari di Nanowire del Silicio,„ Scienza, 291 (2001) 851
8. Z. Chen, J. Appenzeller, Y. - M. Lin, J. Sippel-Oakley, A.G. Rinzler, J. Tang, S.J. Wind, P.m. Solomon e P. Avouris, Scienza, 311 (2006) 1735
9. I. Utke, P. Hoffmann, J. Melngailis, “Fascio di Elettroni e Trattamento e Montaggio Messi A Fuoco Gas-Assistiti del Raggio Ionico,„ J. Vac. Sci. Technol. B, 26 (2008) 1197
10. S. Roy e Z. Gao, “Diretto-Scrivono il Montaggio di un Elemento di Logica di Nanoscale Digital su un Singolo Nanowire,„ Nanotecnologia, 21 (2010) 245306

Copyright AZoNano.com, Dott. Somenath Roy (Istituto di Bioingegneria e di Nanotecnologia (IBN))

Date Added: Sep 19, 2010 | Updated: Jun 11, 2013

Last Update: 14. June 2013 04:16

Tell Us What You Think

Do you have a review, update or anything you would like to add to this article?

Leave your feedback
Submit