There is 1 related live offer.

5% Off SEM, TEM, FIB or Dual Beam

1D トランジスターおよび非 CMOS 論理回路の製造を直接書いて下さい: 成熟する Nanoelectronics のための刺激

先生によって Somenath ローイ

Somenath ローイ先生、生物工学の研究の科学者、協会およびナノテクノロジー (IBN)、シンガポール
対応する著者: sroy@ibn.a-star.edu.sg

トランジスター、電子工学の新しい時代を予告した発明は、事実上すべての集積回路 (IC) およびマイクロプロセッサの主要部分です。 ゲルマニウムの固まりの 1947 年に発明されたウォルター H. Brattain、アメリカの物理学者およびノーベル賞受賞者がアーキテクチャ、サイズおよびパフォーマンスの変態の多数の段階を経たポイント接触のトランジスター。 ゴードン E. ムーアの法律の後で、 IC のトランジスターのサイズは何十年かにわたって憶病劇的にで、 Intel の 6 台のコア i7-980x プロセッサの驚くほどの 32 nm ノードに結局、例えば、減ってしまいました1

より小さいのための常に増加する要求に、よりスマートで、より速い小道具は対処するためには、半導体メーカー更にそれらを位取りするように努力しています。 実際は、 Intel および Nvidia は両方次の 5 年中に 11 nm 加工技術の出現を予測しました2。 しかしどの位 downscaling (CMOS) 相補型金属酸化膜半導体は支持でき続けますか。 前方の主要な障害は何ですか。

CMOS のスケーリングの挑戦

製造の複雑さは位取りに唯一の挑戦を提起しません。 二重模造、極度な紫外石版印刷を用いる次世代の液浸の石版印刷の配置 (EUV)か他の革新的な技術がおそらくジョブをすることができる間、他の主考察はアドレス指定される必要があります。

最も重要なスケーリングの限界はさまざまな漏出メカニズムと関連付けられる静的な電力損失によってもたらされると期待されます。 装置次元が縮まると同時に、ゲートの絶縁体およびボディに下水管の接続点を通したキャリアの量のトンネルを掘ることは優勢であるために安定します; 回路を非機能的します。 この時点で、慣習的な CMOS の技術は本当らしいです代わりとなる材料およびハイブリッド技術のプラットホームをハンチングを起させます半導体メーカーを壁に当るために。

代わりとなるプラットホーム、新しい製造の作戦

nanomaterials の研究の最近の前進は新しい装置アーキテクチャを開発するためにカーボン nanotubes のような疑似1D 材料の開発をおよび半導体の nanowires (または nanorods) 推進しました3,4。 量の輸送現象が原因で、 nanomaterial ベースの装置はいくつかがケイ素のために前例のない驚異的な特性を表わします5-7。 それにもかかわらず、アセンブリ管理欠如、製造の複雑さおよび低いスループットは単一装置からの機能回路に進歩に耐久性がある挑戦を提起します。 生物工学およびナノテクノロジー (IBN) の協会の私達の研究の目的はこれらの重大な挑戦の 1 つ、電子ビーム (e ビーム) 石版印刷のような慣習的な技術でひどく妥協されるすなわち製造スループットをアドレス指定することです。8

集中された二重ビーム (電子ビームおよびイオンビーム) システムが前インデクシングのための必要性なしで金属および絶縁体をそのままで沈殿させるか、または模造することを抵抗できるという事実によって動機を与えられて9私達は離散作成の可能性を探索しましたり、またより高いスループット (図 1) の装置要素を統合しました。 二重ビームシステムを使用してトランジスターそして他の回路素子の製造が今でも順次プロセスであるが、抵抗なしは、技術を大幅に減らしますプロセス収穫にそれから貢献するプロセスステップの番号を直接書きます。

図 1。 二重ビーム (電子およびイオンビーム) システムの功妙な表示は nanoscale の電子回路の直接執筆で実行しました。 抵抗なしの技術は e ビーム石版印刷にかかわるそれと比べてプロセスステップの番号を最小化します。

個々のフィールド効果のトランジスターの製造を直接書いて下さい

新しい作戦を使用して、私達は正常に ZnO の単一結晶の nanowires の枯渇モード (D モード) および機能拡張モード両方 (E モード) のフィールド効果のトランジスターの (FETs)抵抗なしの製造を示しました10。 」 FETs の D モードはまたは 「普通低価格の電力源と出力調整装置の段階間の高圧低下そして電力損失に対して耐久性がある前調整装置のアプリケーションのためにうってつけです。 一方では」、 FETs を離れた E モードはまたは 「普通現代無線デバイスのための優先する重大さである低いオフ状態の漏出流れの利点があります。

ZnO の同一の nanowires で製造される D モードおよび E モードの FETs のレイアウトは図 2. で図式的に説明されます。 各 nanowire へのソース (S) および下水管 (d) の抵抗接触は集中されたイオンビーム沈殿させた Pt のストリップ (FIB) (灰色) によってなされ、 micropatterned Au の電極および結合パッドに接続されました。 D モード FET のために、中心のゲート電極 (G) は他愛ない嘘沈殿させた Pt から成り、 nanowire チャネルから絶縁層 (着色される淡いブルー) 隔離されました。 チャネルの部分的な枯渇は平衡 (ゼロバイアス) の条件の下で観察されました。 漸進的で否定的なゲートバイアスのアプリケーションによって、チャンネル電流は -3.4 ボルトのまわりでゲートの電圧、 D モード FET のためのしきい値の電圧で減り、最終的に終わりました。

ZnO の nanowires の図 2. 製造される枯渇モードおよび機能拡張のモードの FETs の略図

しかし E モードのトランジスターの場合にはゲート電極はプラチナ (設計図の茶色) で集中された電子ビームによって ZnO の nanowire で直接沈殿し、 (FEB)ショットキーゲートで制御された MESFET を形作った構成されました。 枯渇層の近似は 80-90 nm の直径が付いている nanowire がショットキーをチャネルに連絡させる Ù 型の周囲の上のゲートによって十分に減るべきであることを予測します。 実際は、漏出現在の ~10A は-13ゼロゲートバイアスで測定されました。 転移特性から、しきい値の電圧、相互コンダクタンス (g) の値曲げればmオンオフの比率は 1.1 ボルト、 55 nS であるために > 10、6それぞれ計算され。

統合の方のステップ

ZnO の離散しかし同一の nanowires の個々の E- および D モードのトランジスターを特徴付けた後、私達は論理インバーター (図 3) の機能性を得るために 2 つのタイプの単一の nanowire の FETs を統合する試みを試みました。 基本的な論理インバーターは 「ロード」装置とのシリーズの実行中の切換え装置、か 「ドライバーから」、成っています。 E モードのトランジスターは使用のために D モードドライバーの使用としてドライバーは追加レベルベルト寄せが互換性がある論理回路の入出力電圧レベルを作るように要求するので好まれます。 逆に、 D モードのトランジスターはロードとして枯渇ロードインバーターが (i) 鋭い電圧転移特性の転移およびよりよい (VTC)ノイズマージンを、 (ii) 単一の電源および (iii) より小さく全面的なレイアウト領域表わすので好まれます。

図 3 は図式的に枯渇ロードインバーターの回路を描写します。 +5 ボルトの供給電圧のために、論理的な 0' 「への 「論理的な 1' からの転移は 2.1 V. 頃国家発生します。 インバーターの電圧利得は V の大きさとDD 高低の信号レベルのためのノイズマージンはDD 2.52 ボルトおよび 1.46 ボルトだったが、増加し、約 29 という値にのための V = 10.0 ボルトそれぞれ達しました。

単一の nanowire の図 3. 製造される DCFL インバーターの図式的な図表。 白金電極は集中されたイオンビーム (灰色) または電子ビーム (茶色) を使用して 「直接」書かれていました。 Microfabricated の Au の接触の鉛および結合パッドはマクロ世界と装置をインターフェイスさせるために使用されました。 Pt のゲート電極の 1 つの下の青い層はそのままの沈殿させたケイ素酸化物の層を明記します。

結論として、 IBN のシングル・ステップ製造の技術は nano スケール装置製造のための時間のかかり、労働集約的な石版印刷プロセスを取り除き、製造の正確さおよび収穫を高めます。 精密およびスループットの高レベルを使うと、直接書の技術は未来派の nanoelectronic 回路の急速なプロトタイピングのための強力な方法を提供できます。


参照

1. Intel® Core™ i7-980X プロセッサの極度な版: http://ark.intel.com/Product.aspx?id=47932
2. http://www.eetimes.com/electronics-news/4087879/SPIE-Intel-to-extend-immersion-to-11-nm; http://www.eetimes.com/electronics-news/4084065/Nvidia-chief-scientist-to-EDA-Give-us-power-tools
3. S.J. Tans、 A.R.M. Verschueren および C. Dekker 「単一カーボン Nanotubes に」、の性質基づく、室温トランジスター 393 (1998 年) 49
4. Z. Zhong、 D. Wang、 Y. Cui、 M.W. Bockrath および C.M. Lieber、 「統合された Nanosystems のためのアドレスデコーダーとして Nanowire 横木アレイ」の、科学、 302 (2003 年) 1377 (2003 年)
5. A. Javey、 Q. Wang、 A. Ural、 Y. 李および H. 戴。 「多段式補足の論理およびリングの発振器のためのカーボン Nanotube トランジスターアレイ」、の Nano 文字、 2 (2002 年) 929
6. D. 金、 J. 黄、 H. Shin、 S. ローイおよび W. Choi、 「Y- のおよび交差させた接続点の単一囲まれたカーボン Nanotubes (SWNT) の輸送現象および伝導のメカニズム」、 Nano Lett。、 6 (2006 年) 2821
7. Y. Cui、 C.M. Lieber、 「ケイ素の Nanowire のブロックを使用して」、科学アセンブルされる、 Nanoscale の機能電子デバイス 291 (2001 年) 851
8. Z. 陳、 J. Appenzeller、 Y。 - M。林、 J. Sippel-Oakley、 A.G. Rinzler、 J. Tang、 S.J. Wind、 P.M. Solomon および P. Avouris の科学、 311 (2006 年) 1735
9. I. Utke、 P. Hoffmann、 J. Melngailis、 「ガス助けられた集中された電子ビームおよびイオンビームの処理および製造」、 J. Vac. Sci。 Technol。 B、 26 (2008 年) 1197
10. S. ローイおよび Z. 高は単一の Nanowire で、 「Nanoscale デジタルの論理素子の製造を」、ナノテクノロジー、 21 (2010 年) 245306 直接書きます

、版権 AZoNano.com Somenath ローイ (生物工学およびナノテクノロジー (IBN)) の協会先生

Date Added: Sep 19, 2010 | Updated: Jun 11, 2013

Last Update: 14. June 2013 04:20

Tell Us What You Think

Do you have a review, update or anything you would like to add to this article?

Leave your feedback
Submit