Direct-schrijf Vervaardiging van 1D Transistors en de Poorten van de Logica niet-CMOS: Een Stimulus voor Nanoelectronics om Te Rijpen

door Dr. Somenath Roy

Dr. Somenath Roy, Wetenschappelijk Onderzoeker, Instituut van Biotechniek en Nanotechnologie (IBN), Singapore
Overeenkomstige auteur: sroy@ibn.a-star.edu.sg

De transistor, een uitvinding die een nieuwe era in elektronika aankondigde, is de belangrijkste component van praktisch alle geïntegreerde schakelingen (ICs) en microprocessors. De punt-contact transistor die Walter H. Brattain, een een Amerikaanse Fysicus en Laureaat van Nobel, in 1947 op een brok van germanium uitvonden onderging talrijke fasen van metamorfose in zijn architectuur, grootte en prestaties. De Following Gordon E. Moore's wet, is de grootte van een transistor in IC dramatisch in de loop van de decennia gekrompen en uiteindelijk tot een het wankelen 32 NM knoop, bijvoorbeeld, in bewerkers van de Kern i7-980x van Intel 6 verminderd1.

Om aan de steeds grotere vraag naar kleinere, slimmere en snellere gadgets het hoofd te bieden, pogen de spaandermakers om hen neer verder te schrapen. In feite, zowel hebben Intel als Nvidia de totstandkoming van een technologie van het 11 NMproces binnen de volgende vijf jaar voorspeld2. Maar hoe lang het bijkomende metaaloxidehalfgeleider (CMOS) downscaling duurzaam zal blijven? Wat zijn vooruit de belangrijkste struikelblokken?

CMOS het Schrapen Uitdagingen

De ingewikkeldheden van de Vervaardiging vormen niet de enige uitdaging aan het schrapen. Terwijl de plaatsing van de lithografie van de volgende-generatieonderdompeling met dubbel dat, extreme ultraviolette lithografie (EUV) of andere innovatieve technieken het werk kon waarschijnlijk doen vormt, moeten andere zeer belangrijke overwegingen worden gericht.

De meest significante het schrapen grens zou door de statische machtsdissipatie moeten worden geïntroduceerd verbonden aan de diverse lekkagemechanismen. Aangezien de apparatenafmetingen krimpen, het quantum is een tunnel graven van carriers door de poortisolatie en de lichaam-aan-afvoerkanaal verbinding in evenwicht gehouden overheersend om te zijn; makend de kringen niet-functioneel. Op dit punt, zal de conventionele CMOS technologie waarschijnlijk de muur raken, dwingend de spaandermakers om voor alternatieve materialen en hybride technologieplatforms te jagen.

Alternatief Platform, de Nieuwe Strategie van de Vervaardiging

De Recente vooruitgang in nanomaterialsonderzoek heeft de exploitatie van quasi-1D materialen zoals koolstof nanotubes en semiconducting nanowires (of nanorods) aangedreven om nieuwe apparatenarchitectuur te ontwikkelen3,4. wegens de quantumvervoerfenomenen, stellen de nanomaterial-gebaseerde apparaten verbazende eigenschappen tentoon, wat waarvan voor silicium ongekend zijn5-7. Niettemin, vormen het gebrek aan gecontroleerde assemblage, de vervaardigingsingewikkeldheden en de lage productie blijvende uitdagingen aan de vordering van één enkel apparaat aan een functionele kring. De doelstelling van ons onderzoek bij het Instituut van Biotechniek en Nanotechnologie (IBN) is één van deze kritieke uitdagingen te richten, d.w.z. de vervaardigingsproductie, die streng in conventionele technieken zoals elektron-straal (e-straal) lithografie wordt gecompromitteerd.8

Gemotiveerd door het feit dat een geconcentreerd dubbel-straal (elektronenstraal en ionenstraal) systeem zich metalen en isolatie zonder de behoefte kan in situ deponeren aan enige pre-indexeert of tegen het vormen verzetten9, onderzochten wij de afzonderlijke haalbaarheid te produceren om evenals integreerden apparatenelementen met hogere productie (Fig. 1). Hoewel de vervaardiging van transistors en andere kringselementen die een dubbel-straalsysteem met behulp van nog een opeenvolgend proces is, direct-schrijft ver*zetten-vrij, de techniek wezenlijk het aantal processtappen vermindert, dat beurtelings tot de procesopbrengst bijdraagt.

Figuur 1. Een artistieke vertegenwoordiging van een dubbel-straal (elektron en ionenstraal) systeem nam in direct-schrijft van nanoscale elektronische kringen in dienst. De ver*zetten-vrije techniek minimaliseert het aantal processtappen in vergelijking tot dat betrokken bij e-straal lithografie.

Direct-schrijf Vervaardiging van Individuele Field-Effect Transistors

Gebruikend een nieuwe strategie, hebben wij met succes de ver*zetten-vrije vervaardiging van zowel uitputting-wijze (D-Wijze) en verhoging-wijze (e-Wijze) field-effect transistors op (FETs) single-crystalline ZnO nanowires aangetoond10. De D-Wijze of „normaal op“ FETs is passend voor goedkope, pre-regelgeverstoepassingen, die van hoogspanningsdalingen en machtsdissipatie tussen de krachtbron en het stadium van de outputregelgever verdraagzaam zijn. Anderzijds, biedt de e-Wijze of „van“ FETs normaal het voordeel van de lage stroom van de van-staatslekkage aan, die van primordiale betekenis voor moderne draadloze apparaten is.

De lay-outs van D-Wijze en e-Wijze FETs op identieke ZnO wordt vervaardigd nanowires zijn schematisch geïllustreerd in Fig. 2 die. De bron (s) en het afvoerkanaal (d) ohmic contacten aan elke nanowire door de geconcentreerde ionen-straal-gedeponeerde (FIB) stroken van PT (gekleurd grijs), werden gemaakt en met verbonden micropatterned de elektroden van Au en stootkussens plakkend. Voor D-Wijze FET, bestond de poortelektrode (G) op het centrum uit liegenen-Gedeponeerd PT en werd geïsoleerd van het nanowirekanaal door een het isoleren laag (gekleurd lichtblauw). Een gedeeltelijke uitputting van het kanaal werd waargenomen op evenwichts (nul bias) voorwaarde. Met de toepassing van geleidelijke negatieve poortbias, verminderde de kanaalstroom en hield definitief bij een poortvoltage op rond -3.4 V, het drempelvoltage voor D-Wijze FET.

Figuur 2. Schematische die tekeningen van de uitputtingswijze en FETs van de verhogingswijze op ZnO wordt vervaardigd nanowires

In het geval van een e-Wijze transistor, echter, werd de poortelektrode samengesteld uit bruin platina (in het schema), dat direct op ZnO nanowire door geconcentreerde elektron-straal was gedeponeerd (FEB) en een MESFET Schottky-Met Poorten gevormd. De benadering van de uitputtingslaag voorspelt dat een nanowire met een diameter van 80-90 NM volledig door een ù-Vormige omringende hoogste poort zou moeten worden uitgeput die contact van Schottky aan het kanaal opneemt. In feite, werd een lekkage huidige ~10A-13 gemeten bij nul poortbias. Van de overdrachtkarakteristiek, werden de waarden van drempelvoltage, trans-geleidingsvermogen (G)m en aan-uit- verhouding berekend om 1.1 V, 55 NS te zijn en > 106, respectievelijk.

Een Stap Naar Integratie

Na het kenmerken van individuele van E en de D-Wijze transistors op afzonderlijke maar identieke ZnO nanowires, maakten wij een poging om de twee types van FETs op één enkele nanowire te integreren om de functionaliteit van een logicaomschakelaar (Fig. 3) af te leiden. Een elementaire logicaomschakelaar bestaat uit een actief omschakelingsapparaat, of „bestuurder“, in reeks met een „ladings“ apparaat. Heeft een e-Wijze transistor voor gebruik de voorkeur als bestuurder aangezien het gebruik van een D-Wijze bestuurder een extra vlak-draaier zou vereisen om de input en outputvoltageniveaus van het compatibele systeem van de logicapoort te maken. Omgekeerd, heeft een D-Wijze transistor de voorkeur als lading omdat de uitputting-lading omschakelaars (i) scherpe de kenmerkenovergang van de voltageoverdracht (VTC) en betere lawaaimarge, (ii) enige machtslevering, en (iii) kleiner algemeen lay-outgebied tentoonstellen.

Figuur 3 schildert schematisch de kring van een uitputting-lading omschakelaar af. Voor een leveringsvoltage van +5 V, komt de overgang van „logische 1“ aan staat „logische 0“ om ongeveer 2.1 V. voor. De voltageaanwinst van de omschakelaar steeg met de omvang van VDD en bereikte een waarde van ongeveer 29 voor VDD = 10.0 V, terwijl de lawaaimarges voor hoge en lage signaalniveaus 2.52 V en 1.46 V, respectievelijk waren.

Figuur 3. Schematisch die diagram van een omschakelaar DCFL op één enkele nanowire wordt vervaardigd. De platinaelektroden werden „direct geschreven“ gebruikend of geconcentreerde (grijze) ionenstraal of (bruine) elektronenstraal. De het contactlood van Au van Microfabricated en stootkussens de plakkend werden gebruikt voor de omzetting van de apparaten met de macrowereld. De blauwe laag onder één van de de poortelektroden van PT wijst op de gedeponeerde laag in situ van het siliciumoxyde.

Samenvattend, ondervangt single-step de vervaardigingstechniek van IBN het tijdrovende en arbeid-intensieve lithografieproces voor de vervaardiging van het nano-schaalapparaat, en verbetert de de vervaardigingsnauwkeurigheid en opbrengst. Met een hoger niveau van precisie en productie, direct-schrijf de techniek een krachtige methode voor snelle prototyping van futuristische nanoelectronic kringen kan aanbieden.


Verwijzingen

1. De Extreme Uitgave van de Bewerker van Core™ i7-980X van Intel®: http://ark.intel.com/Product.aspx?id=47932
2. http://www.eetimes.com/electronics-news/4087879/SPIE-Intel-to-extend-immersion-to-11-nm; http://www.eetimes.com/electronics-news/4084065/Nvidia-chief-scientist-to-EDA-Give-us-power-tools
3. S.J. Tans, A.R.M. Verschueren en C. Dekker „ruimte-Temperatuur Transistor Op Één Enkele Koolstof Nanotubes wordt Gebaseerd,“ Aard, 393 (1998) 49 die
4. Z. Zhong, D. Wang, Y. Cui, M.W. Bockrath en C.M. Lieber, „de Series van de Dwarsbalk Nanowire als Decoders van het Adres voor Geïntegreerde Nanosystems“, Wetenschap, 302 (2003) 1377 (2003)
5. A. Javey, Q. Wang, A. Ural, Y. Li en H. Dai. „De Series van de Transistor van Nanotube van de Koolstof voor de Meertrappige Bijkomende Oscillatoren van de Logica en van de Ring,“ Nano Brieven, 2 (2002) 929
6. D. Kim, J. Huang, H. Shin, S. Roy en W. Choi, de „Fenomenen van het Vervoer en het Mechanisme van de Geleiding van enig-Ommuurde Koolstof Nanotubes (SWNT) bij Gekruiste Verbindingen de van Y en,“ Nano Lett., 6 (2006) 2821
7. Y. Cui, C.M. Lieber, „Functionele Elektronische Geassembleerde Apparaten Nanoscale Gebruikend de Bouwstenen van Nanowire van het Silicium,“ Wetenschap, 291 (2001) 851
8. Z. Chen, J. Appenzeller, Y. - M. Lin, J. Sippel-Oakley, A.G. Rinzler, J. Tang, S.J. Wind, P.M. Solomon en P. Avouris, Wetenschap, 311 (2006) 1735
9. I. Utke, P. Hoffmann, J. Melngailis, „gas-Bijgewoonde Geconcentreerde Elektronenstraal en de Verwerking en de Vervaardiging van de Ionenstraal,“ J. Vac. Sc.i. Technol. B, 26 (2008) 1197
10. S. Roy en Z. Gao, „direct-schrijven Vervaardiging van een Digitaal Element van de Logica Nanoscale op Één Enkele Nanowire,“ Nanotechnologie, 21 (2010) 245306

Copyright AZoNano.com, Dr. Somenath Roy (Instituut van Biotechniek en Nanotechnologie (IBN))

Date Added: Sep 19, 2010 | Updated: Jun 11, 2013

Last Update: 14. June 2013 04:02

Tell Us What You Think

Do you have a review, update or anything you would like to add to this article?

Leave your feedback
Submit