Directo-Escreva a Fabricação dos Transistor 1D e das Portas de Lógica Não-CMOS: Um Estímulo para que Nanoelectronics Amadureça-se

pelo Dr. Somenath Roy

Dr. Somenath Roy, Cientista da Pesquisa, Instituto da Tecnologia Biológica e Nanotecnologia (IBN), Singapura
Autor Correspondente: sroy@ibn.a-star.edu.sg

O transistor, uma invenção que anuncie uma era nova na eletrônica, é o componente-chave de praticamente todos os circuitos integrados (CI) e de microprocessadores. O transistor do ponto-contacto que Walter H. Brattain, um Físico Americano e Prémio Nobel, inventados em 1947 em um pedaço do germânio se submeteu a fases numerosas de metamorfose em seus arquitetura, tamanho e desempenho. Depois da lei de Gordon E. Moore, o tamanho de um transistor em um IC foi shrinking dramàtica sobre as décadas e tem sido reduzido eventualmente a um nó de desconcertamento de 32 nanômetro, por exemplo, processadores do Núcleo i7-980x de Intel em 61.

Para lidar com a procura crescente para menor, uns dispositivos mais espertos e mais rápidos, os fabricantes de chips estão esforçando-se escalá-lo para baixo mais. De facto, Intel e Nvidia previram a emergência de uma tecnologia de processamento de 11 nanômetro dentro dos próximos cinco anos2. Mas quanto tempo o semicondutor de óxido de metal complementar (CMOS) que downscaling continuará a ser sustentável? Que são as escolhos principais adiante?

Desafios da Escamação do CMOS

Os intricados da Fabricação não levantam o único desafio à escamação. Quando o desenvolvimento da litografia da imersão da próxima geração com litografia ultravioleta modelando, extrema (EUV) dobro ou outras técnicas inovativas poderiam provavelmente fazer o trabalho, outras considerações chaves precisam de ser endereçadas.

O limite o mais significativo da escamação é esperado ser introduzido pela dissipação de potência estática associada com os vários mecanismos do escapamento. Enquanto as dimensões do dispositivo encolhem, a escavação de um túnel do quantum dos portadores através do isolador da porta e da junção do corpo-à-dreno poised para ser predominante; tornando os circuitos não-funcionais. Neste momento, a tecnologia convencional do CMOS é provável bater a parede, forçando os fabricantes de chips a caçar para materiais alternativos e plataformas híbridas da tecnologia.

Plataforma Alternativa, Estratégia Nova da Fabricação

Os avanços Recentes na pesquisa dos nanomaterials propeliram a exploração de materiais de quasi-1D tais como nanotubes do carbono e nanowires semiconducting (ou nanorods) para desenvolver arquiteturas novas do dispositivo3,4. Devido aos fenômenos de transporte do quantum, os dispositivos nanomaterial-baseados exibem propriedades surpreendentes, algumas de que seja inaudito para o silicone5-7. Não Obstante, a falta de conjunto controlado, os intricados da fabricação e a baixa produção levantam desafios persistentes ao avanço de um único dispositivo a um circuito funcional. O objetivo de nossa pesquisa no Instituto da Tecnologia Biológica e da Nanotecnologia (IBN) é endereçar um destes desafios críticos, isto é a produção da fabricação, que é comprometida severamente em técnicas convencionais tais como a litografia do elétron-feixe (e-feixe).8

Motivado pelo facto de que um sistema focalizado do duplo-feixe (feixe de elétron e feixe de íon) pode depositar metais e isoladores in situ sem a necessidade para todo o pre-índice ou os resistir modelar9, nós exploramos a possibilidade da produção discreta, assim como integramos elementos do dispositivo com produção mais alta (Fig. 1). Embora a fabricação dos transistor e dos outros elementos do circuito que usam um sistema do duplo-feixe seja ainda um processo seqüencial, o resistir-livres, directo-escrevem a técnica reduzem substancialmente o número de etapas do processo, que contribui por sua vez ao rendimento do processo.

Figura 1. Uma representação artística de um sistema do duplo-feixe (elétron e íon-feixe) contratou na directo-escrita de circuitos eletrônicos do nanoscale. A técnica resistir-livre minimiza o número de etapas do processo em relação àquele envolvido na litografia do e-feixe.

Directo-Escreva a Fabricação de Transistor Individuais do Efeito De Campo

Usando uma estratégia nova, nós demonstramos com sucesso a fabricação resistir-livre de transistor do efeito de campo do prostração-modo (D-Modo) e do realce-modo (E-Modo) (FETs) em nanowires monocristalinos de ZnO10. O D-Modo ou “normalmente” em FETs é poço - serido para baratas, as aplicações do pre-regulador, que são tolerantes de gotas e da dissipação de potência de alta tensão entre a fonte de energia e a fase do regulador da saída. Por outro lado, o E-Modo ou “normalmente fora” dos FETs oferece a vantagem da baixa corrente do escapamento do fora-estado, que é do significado primordial para dispositivos sem fios modernos.

As disposições do D-Modo e dos FETs do E-Modo fabricados em nanowires idênticos de ZnO são ilustradas esquematicamente no Figo. 2. A fonte (s) e os contactos ôhmicos do dreno (d) a cada nanowire foram feitos por tiras (FIB) íon-feixe-depositadas focalizadas da Pinta (cinza colorido), e conectados aos eléctrodos do Au e às almofadas de ligação micropatterned. Para o FET do D-Modo, o eléctrodo de porta (g) no centro consistido Mentir-depositou a Pinta e foi isolado do canal do nanowire por uma camada de isolamento (luz - azul colorido). Uma prostração parcial do canal foi observada sob a circunstância do equilíbrio (polarização zero). Com a aplicação de uma polarização negativa gradual da porta, a corrente de canal diminuiu e cessou finalmente em uma tensão em torno de -3,4 V, a tensão da porta do ponto inicial para o FET do D-Modo.

Figura 2. desenhos Esquemáticos do modo de prostração e dos FETs do modo do realce fabricados em nanowires de ZnO

No caso de um transistor do E-Modo, contudo, o eléctrodo de porta foi compor da platina (marrom no diagrama esquemático), que tinha directamente no nanowire de ZnO pelo elétron-feixe focalizado (FEB) e formou um MESFET Schottky-Bloqueado. A aproximação da camada de prostração prevê que um nanowire com um diâmetro de 80-90 nanômetro deve inteiramente ser esgotado por uma porta superior circunvizinha Ù-Dada forma que faça um contacto de Schottky ao canal. De facto, um escapamento ~10A actual-13 foi medido na polarização zero da porta. Da curva de características de transferência, os valores da tensão do ponto inicial, transcondutância (g)m e -fora na relação foram calculados para ser 1,1 V, 55 nS e > 106, respectivamente.

Uma Etapa Para a Integração

Após ter caracterizado os transistor individuais do E e do D-Modo em nanowires discretos mas idênticos de ZnO, nós fizemos uma tentativa de integrar os dois tipos de FETs em um único nanowire para derivar a funcionalidade de um inversor da lógica (Fig. 3). Um inversor elementar da lógica consiste em um dispositivo activo do interruptor, ou no “motorista”, em série com um dispositivo da “carga”. Um transistor do E-Modo é preferido para o uso porque um motorista como o uso de um motorista do D-Modo exigiria um nível-deslocador adicional fazer os níveis de tensão da entrada e da saída da porta de lógica compatível. Inversamente, um transistor do D-Modo é preferido como uma carga porque os inversores da prostração-carga exibem (i) a transição afiada das características de transferência (VTC) da tensão e a melhor margem de ruído, (ii) única fonte de alimentação, e (iii) área total menor da disposição.

Figura 3 descreve esquematicamente o circuito de um inversor da prostração-carga. Para uma tensão de fonte de +5 V, a transição “de 1" lógico “a 0" lógico estado ocorre ao redor de 2,1 V. O ganho da tensão do inversor aumentou com o valor de VDD e alcançou um valor de aproximadamente 29 para VDD = 10,0 V, quando as margens de ruído para níveis de sinal do alto e baixo eram 2,52 V e 1,46 V, respectivamente.

Figura 3. diagrama Esquemático de um inversor de DCFL fabricado em um único nanowire. Os eléctrodos de platina “foram escritos directamente” usando o feixe de íon focalizado (cinzento) ou o feixe de elétron (marrom). Os chumbos do contacto do Au de Microfabricated e as almofadas de ligação foram usados conectando os dispositivos com o mundo macro. A camada azul abaixo de um dos eléctrodos de porta da Pinta indica a camada depositada in situ do óxido de silicone.

Em conclusão, a técnica de uma etapa da fabricação de IBN previne o processo demorado e trabalho-intensivo da litografia para a fabricação do dispositivo da nano-escala, e aumenta a precisão e o rendimento da fabricação. Com um de mais alto nível da precisão e da produção, a técnica da directo-escrita pode oferecer um método poderoso para a prototipificação rápida de circuitos nanoelectronic futuristas.


Referências

1. Edição Extrema do Processador de Intel® Core™ i7-980X: http://ark.intel.com/Product.aspx?id=47932
2. http://www.eetimes.com/electronics-news/4087879/SPIE-Intel-to-extend-immersion-to-11-nm; http://www.eetimes.com/electronics-news/4084065/Nvidia-chief-scientist-to-EDA-Give-us-power-tools
3. S.J. Bronzear-se, A.R.M. Verschueren e C. Dekker da “Transistor Temperatura ambiente Baseado Em um Único Carbono Nanotubes,” Natureza, 393 (1998) 49
4. Z. Zhong, D. Wang, Y. Cui, M.W. Bockrath e C.M. Lieber, de “Disposições da Barra Transversal Nanowire como Decodificadores de Endereço para Nanosystems Integrado”, Ciência, 302 (2003) 1377 (2003)
5. A. Javey, Q. Wang, A. Ural, Y. Li e H. Dai. Do “Disposições do Transistor de Nanotube Carbono para Osciladores Complementares De Vários Estágios da Lógica e do Anel,” Letras Nano, 2 (2002) 929
6. D. Kim, J. Huang, H. Shin, S. Roy e W. Choi, de “Fenômenos Transporte e Mecanismo da Condução do Carbono Único-Murado Nanotubes (SWNT) em Junções do Y e Cruzado,” Lett Nano., 6 (2006) 2821
7. Y. Cui, C.M. Lieber, “Dispositivos Electrónicos Funcionais de Nanoscale Montados Usando Blocos de Apartamentos de Nanowire do Silicone,” Ciência, 291 (2001) 851
8. Z. Chen, J. Appenzeller, Y. - M. Lin, J. Sippel-Oakley, A.G. Rinzler, J. Tang, S.J. Vento, P.M. Solomon e P. Avouris, Ciência, 311 (2006) 1735
9. I. Utke, P. Hoffmann, J. Melngailis, “Feixe de Elétron e Processamento e Fabricação Focalizados Gás-Ajudados do Feixe de Íon,” J. Vácuo Sci. Technol. B, 26 (2008) 1197
10. S. Roy e Z. Gao, “Directo-Escrevem a Fabricação de um Elemento de Lógica de Nanoscale Digital em um Único Nanowire,” a Nanotecnologia, 21 (2010) 245306

Copyright AZoNano.com, Dr. Somenath Roy (Instituto da Tecnologia Biológica e da Nanotecnologia (IBN))

Date Added: Sep 19, 2010 | Updated: Jun 11, 2013

Last Update: 14. June 2013 04:37

Tell Us What You Think

Do you have a review, update or anything you would like to add to this article?

Leave your feedback
Submit