Site Sponsors
  • Oxford Instruments Nanoanalysis - X-Max Large Area Analytical EDS SDD
  • Park Systems - Manufacturer of a complete range of AFM solutions
  • Strem Chemicals - Nanomaterials for R&D
Posted in | Nanoelectronics

Eksperter Showcase nye forskningsresultater i Advanced Gate Stack, høj mobilitet kanaler, og 3D Interconnect TSVs

Published on June 15, 2009 at 7:17 AM

Sematech , det globale konsortium af førende halvlederproducenter, er fortsat førende i udviklingen, screening og karakterisering af nye materialer, værktøjer og processer, der gør det muligt CMOS skalering og nye teknologier vil blive yderligere demonstreret i forbindelse med 2009 VLSI Technology Symposium on June 15-17, 2009, på Rihga Royal Hotel i Kyoto, Japan.

I et område af undersøgelsen, har teknologer fra Sematech er materialer og fremspirende teknologier programmet viste betydelige reduktioner i Schottky barriere højden og kontakt modstand, der er afgørende for en fortsat styrkelse af enhedens præstation i fremtidig teknologi noder.

Som skalering fortsætter, en af ​​de mest presserende problemer for CMOS-teknologi ud over de 45 nm noden er den kontakt modstand i kilde / dræn regioner, som kommer fra et relativt højt Schottky barriere mellem n-type doteret Si og nikkel Silicide. Sematech forskere vil skitsere de seneste fremskridt i udforskningen af ​​alternativ grænseflade strukturer, hvilket reducerer parasitære modstande af kilden og afløb regioner og forbedre mobiliteten.

"Gennem intens forskning og udvikling, har Sematech udviklet manufacturable løsninger med nye materialer og grænseflader, der reducerer source-drain parasitære modstand. Disse praktiske gennemførelse tilgange fremover give mulighed for avancerede porten og høj mobilitet kanaler, "siger Raj jammy, Sematech er vice president for nye teknologier. "Vi fortsætter med at skubbe CMOS-teknologi med de begrænsninger, mens vi afprøve gennemførligheden af ​​nye næste generations teknologier."

Sematech kørt fremskridt inden for materialer og udstyr strukturen vil blive fremhævet på symposiet, herunder følgende:

  • En nyligt tilbudt fokus session, "3D-System Integration," Sematech direktør for 3D interconnect-programmet, Sitaram Arkalgud, vil levere en indbudt taler fremhæve betydningen af ​​3D TSV integration til fremtidig teknologi generationer.
  • En ekspert paneldiskussion, "Key teknologiske muligheder i 16 nm CMOS and Beyond - Breaking the Barriers" vil omfatte Sematech er Raj jammy.
  • Panelet "Er TSV 3D LSI-og emballage endelig klar eller er det bare en anden Fantasy?," Co-modereret af Sitaram Arkalgud, vil behandle spørgsmålet om, hvilke programmer, der driver udviklingen af ​​TSVs.

Derudover vil eksperter fra Sematech er materialer og fremspirende teknologier program øjeblikket seks tekniske papirer:

  • Gate Første high-k/metal gate Stakke med Zero SIOX interface Opnåelse af EOT = 0.59nm til 16nm Ansøgning - Demonstrerer for første gang en HfOx film med en nul lav-k SIOX grænseflade har bedre skalerbarhed end eksotiske højere-k materiale, og er en praktisk, skalerbar løsning til dagens industri-standard Hf-baserede high-k film.
  • Femte Variation og Strain Kontrol af High Ge% Tynd SiGe Channels by ms anneal indså High Performance pMOSFET Beyond 16nm Node - Udforsker nøgleparametre for at kontrollere tærskel spænding variation og stamme vedligeholdelse af gate first SiGe kanal pMOSFETs.
  • Selektiv Fase Graduering af Nisi Brug N-ionimplantering for High Performance doteringsmateriale-Separate Source / Drain N-kanal MOSFETs - Undersøger to fase-moduleret Ni Silicide til at reducere Schottky barriere og serier modstand i doteringsmateriale-segregerede kilde / afløb nMOSFETs.
  • CMOS Band-Edge Schottky Barrier Heights ved hjælp af dielektrisk-Dipol afbødes (DDM) Metal / Si for Source / Drain Kontaktmodstand Reduktion - Demonstrerer for første gang Schottky barriere højde tuning hjælp grænsefladespænding SiO2 og dual high-k dielektrika.
  • En skalerbar og stærkt manufacturable Single Metal Gate / high-k CMOS Integration for Sub-32nm teknologi til LSTP Applications - skitserer en enkel, skalérbar gate-først integration mulighed for fremstilling af high-k metal gate CMOS transistorer målrettet for sub-32nm lavt standby-strøm anvendelser.
  • Mekanismer for lav On-State strøm af Ge (SiGe) nMOSFETs: en sammenlignende undersøgelse af Gate Stack, modstand og Orientering-afhængige Effektiv Masses - Rapporter resultaterne af en systematisk undersøgelse for at forstå den lave drev strømninger observeret i Ge-baserede nMOSFETs.

Den internationale symposium om VLSI teknologi, teknologi og kredsløb er sponsoreret af IEEE Electron Devices og Solid-State Circuits samfund og Japan Society of Applied Physics i samarbejde med Institut for Elektronik, Informations-og kommunikationsteknologi Engineers. VLSI Japan er en af ​​mange industri fora Sematech bruger til at samarbejde med forskere og ingeniører fra virksomheder, universiteter og andre forskningsinstitutioner, hvoraf mange er forskningspartnere.

Last Update: 8. October 2011 00:46

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit