Posted in | Nanoelectronics

専門家は高度なゲートスタックの新しい研究成果を展示し、高移動度チャネル、および3Dインターコネクト貫通電極

Published on June 15, 2009 at 7:17 AM

SEMATECH 、大手半導体メーカーのグローバルコンソーシアムは、、スクリーニング、開発のリーダーシップを続けており、CMOSの微細化と新技術を可能にするという新たな材料、ツール、およびプロセスを特徴付けることは、さらにJune 15-17 2009年VLSI技術シンポジウムの中で実証される2009年、京都、日本のリーガロイヤルホテルにて。

調査の1つの領域に、SEMATECHの材料とエマージングテクノロジープログラムからの技術者は、将来の技術ノードにおけるデバイス性能の継続的​​向上に不可欠なショットキー障壁高さと接触抵抗の大幅な削減を示している。

スケーリングが進むにつれ、45nmノードを超えるCMOS技術の最も差し迫った懸念事項の一つは、n型ドープシリコン、ニッケルシリサイドの間に比較的高いショットキー障壁から来るのソース/ドレイン領域のコンタクト抵抗、です。 SEMATECHの研究者は、ソースとドレイン領域の寄生抵抗を低減し、機動性の向上、代替インタフェース構造を探求する最近の進展を概説します。

"強烈な研究開発の努力により、SEMATECHは、ソース - ドレイン間の寄生抵抗を低減新素材とのインタフェースで製造可能なソリューションを開発しました。これらの実用的な実装のアプローチは、将来の高度なゲートと高移動度チャネルを有効にすると、"ラジジャミー、新興技術のSEMATECHの副社長は語った。 "我々は新興の次世代技術の実現可能性をテストしている間、我々は、限界にCMOS技術をプッシュし続けている。"

材料とデバイス構造のSEMATECH駆動の進歩は、次のようなシンポジウムで強調表示されます。

  • 新しく提供されるフォーカスセッションでは、"3D -システムインテグレーション、"3DインターコネクトプログラムのSEMATECHのディレクター、シタラムArkalgudは、将来の技術世代のための3D TSVの統合の重要性を強調招待講演をお届けします。
  • 専門家のパネルディスカッション、"16nmのCMOS以降の主な技術オプション - 障壁を破るには、"SEMATECHのラジジャミーが含まれます。
  • パネルは、"最後に準備TSV 3D LSIの包装ですかそれだけでもう一つのファンタジーですか?、"シタラムArkalgudが共同司会、アプリケーションは、TSVの開発を推進しているかという問題に対処します。

また、SEMATECHの材料とエマージングテクノロジープログラムの専門家は、6つの技術論文を紹介します。

Last Update: 17. October 2011 11:30

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit