Posted in | Nanoelectronics

Результаты Исследования Витрины Специалистов Новые в Предварительном Стоге Строба, Высоких Каналах Удобоподвижности, и 3D Соединении TSVs

Published on June 15, 2009 at 7:17 AM

SEMATECH, глобальный консорциум ведущих изготовлений полупроводника, продолжало водительство в превращаться, экранирующ, и характеризующ новые материалы, инструменты, и процессы которые включают шкалирование CMOS и вытекая технологии более добавочно будут продемонстрированы во время Симпозиума 2009 Технологии VLSI 15-ого-17 июня 2009, на Гостинице Rihga Королевской в Киоте, Япония.

В одной зоне исследования, технологи от программы Материалов SEMATECH и Вытекая Технологий демонстрировали значительно уменьшения в высоте барьера и контактном сопротивлении Schottky которые критические для продолжаемого повышения представления прибора в будущих узлах технологии.

По Мере Того Как вычислять по маштабу продолжается, один из отжимать заботы технологии CMOS за узлом 45 nm контактное сопротивление в зонах источника/стока, который приходит от относительно высокого барьера Schottky между n-типом данным допинг Si и силицидом никеля. Исследователя SEMATECH конспектируют недавний прогресс в исследовать альтернативные структуры интерфейса, уменьшении паразитных сопротивлений источника и зон стока и улучшать удобоподвижность.

«Через интенсивные усилия научных исследований и разработки, SEMATECH начинает manufacturable разрешения с новыми материалами и интерфейсами которые уменьшают сопротивление источник-стока паразитное. Эти практически подходы к вставки включают строб выдвинутый будущим и каналы высок-удобоподвижности,» сказал Raj Jammy, недостаток SEMATECH - президент вытекая технологий. «Мы продолжаем нажать технологию CMOS к пределам, пока мы испытываем осуществимость вытекая технологий следующего поколени.»

Выдвижения управляемые SEMATECH в материалах и структуре прибора будут выделены на симпозиуме, включая следующее:

  • Заново предложенная встреча фокуса, «Внедрение 3D-System,» директор SEMATECH программы соединения 3D, Sitaram Arkalgud, поставит приглашенную беседу выделяя важность внедрения 3D TSV для будущих поколений технологии.
  • Экспертное обсуждение общественно важного вопроса группой специально отобранных людей, «Варианты Ключевой Технологии для 16 nm CMOS и За Пределами - Ломать Барьеры» включит Raj SEMATECH Jammy.
  • Панель «LSI TSV 3D и Упаковывать Окончательно Готово или Как Раз Другая Фантазия? ,» co-умерил Sitaram Arkalgud, адресует вопрос чего применения управляют развитием TSVs.

Дополнительно, специалисты от программы Материалов SEMATECH и Вытекая Технологий представят 6 технических бумаг:

  • Отстробируйте Сперва Стога Высоких-k/Металла Строба при Zero Интерфейс SiOx Достигая EOT=0.59nm для Применения 16nm - Демонстрирует для в первый раз фильмы HfOx с zero низким-k интерфейсом SiOx имеют более лучшую масштабируемость чем экзотические более высокие-k материалы, и практически, масштабируемый вариант для сегодняшним фильмов Hf-Основанных индустриальным стандартом высоких-k.
  • Изменение Vth и Управление Напряжения Каналов Максимума Ge% Тонких SiGe к Миллисекунда Обжигают Осуществлять pMOSFET Высокой Эффективности За Узлом 16nm - Исследует определяющие параметры для контролируя изменения напряжения тока порога и обслуживания напряжения pMOSFETs канала SiGe строба первых.
  • Селективная Модуляция Участка NiSi Используя Вживление N-Иона для MOSFETs Источника Высокой Эффективности Сегрегированных Dopant/n-Канала Стока - Расследует двойной участк-модулируемый силицид Ni для уменьшения барьера Schottky и серии сопротивления в dopant-сегрегированных nMOSFETs источника/стока.
  • Высоты Барьера Schottky Границы полосы CMOS Используя Диэлектрик-Диполь Mitigated (DDM) Metal/Si для Источника/Уменьшения Контактного Сопротивления Стока - Демонстрирует для the first time высоты барьера Schottky настраивая используя interfacial SiO2 и удваивает высокие-k dielectrics.
  • Строб Масштабируемого и Сильно Manufacturable Одиночный Металла/Высокое-k Внедрение CMOS для Технологии Sub-32nm для Применений LSTP - Планов простой, масштабируемый строб-первый вариант внедрения для изготовлять высокие-k транзисторы CMOS строба металла пристрелнные для применений резервной силы sub-32nm низких.
  • Механизмы для Низкого Течения На-Положения nMOSFETs Ge (SiGe): Сравнительное Изучение на Стоге Строба, Сопротивлении, и Ориентаци-Зависимых Эффективных Массах - Рапорты результаты систематического изучения для того чтобы понять течения низкого привода наблюдали в Ge-Основанных nMOSFETs.

Спонсируют Международный Симпозиум на Технологии VLSI, Технологии и Цепях Приборами Электрона IEEE и Полупроводниковыми обществами Цепей и Обществом Японии Прикладной Физики в сотрудничестве с Институтом Инженеров Электроники, Информации и Связи. VLSI Япония одна из много польз форумов SEMATECH индустрии сотрудничать с научными работниками и инженерами от корпораций, университетов, и других научно-исследовательских институтов, много из кому соучастники исследования.

Last Update: 14. January 2012 03:39

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit