Posted in | Nanoelectronics

專家陳列在先進的門棧、高流動性通道和 3D 互連 TSVs 的新的研究結果

Published on June 15, 2009 at 7:17 AM

SEMATECH,主導的半導體製造商全球財團,繼續了在開發的領導,篩選,并且分析啟用 CMOS 比例縮放,并且新興技術進一步將被展示在 2009年 6月 15-17 的 2009 VLSI 技術討論會期間的新的材料、工具和進程,在 Rihga 皇家旅館在京都,日本。

在一個調查區域中,從 SEMATECH 的材料和新興技術程序的技術專家在肖特基障礙高度和接觸電阻展示了為設備性能持續的改進是重要的在將來的技術節點的重大的減少。

當稱繼續,一个按 CMOS 技術關心在 45 毫微米節點之外的是接觸電阻在來源/流失地區,來自一個相對地高肖特基障礙在 n 型的被摻雜的 Si 和鎳硅化物之間。 SEMATECH 研究員將概述在測試替代界面結構,減少來源和流失地區的寄生阻力和改進流動性的最近進展。

「通過強烈的研究與開發工作成績, SEMATECH 開發了與減少來源流失寄生阻力的新的材料和界面的 manufacturable 解決方法。 這些實用的實施途徑啟用遠期提前的門,并且高流動性通道」, SEMATECH 的副總統說粘上果醬的 Raj,新興技術。 「我們繼續推進 CMOS 技術到限額,而我們測試湧現的下一代技術的可行性」。

SEMATECH 在材料和設備結構的被驅動的推進將被顯示在討論會,包括以下:

  • 一個最近提供的重點會議, 「3D 系統綜合化」, 3D 互連程序, Sitaram Arkalgud 的 SEMATECH 的負責人,將提供顯示 3D TSV 綜合化的重要性將來的技術生成的一次被邀請的談話。
  • 一個專家小組論述, 「關鍵技術選項的 16 毫微米 CMOS 和以遠 - 衝破障礙」將包括粘上果醬 SEMATECH 的 Raj。
  • 面板 「TSV 3D LSI'S,并且包裝最後準備好或它是否是另一個幻想?」,由 Sitaram Arkalgud 共同減輕了,將提出應用驅動 TSVs 的發展的問題。

另外,從 SEMATECH 的材料和新興技術程序的專家將存在六個技術文章:

  • 給與達到 16nm 應用的零的 SiOx 界面的第一高k/金屬門棧裝門 EOT=0.59nm - 比異乎尋常的更高k的材料展示與零的低的 k SiOx 界面的 HfOx 影片第一次有更好的可縮放性,并且是今天工業標準基於 Hf 的高的 k 影片的一個實用,可升級的選項。
  • Vth 差異和高 Ge% 稀薄的 SiGe 通道張力控制在毫秒之前鍛煉認識到在 16nm 節點之外的高性能 pMOSFET - 測試門第一 SiGe 通道 pMOSFETs 控制閾值電壓差異和張力維護的關鍵參數。
  • 有選擇性的相位調制非绝對使用高性能摻雜物被分離的來源/流失 n 通道 MOSFETs 的 N 離子安放 - 調查減少的肖特基障礙和雙重階段被調整的 Ni 硅化物在摻雜物被分離的來源/流失 nMOSFETs 的串聯電阻。
  • CMOS 範圍邊緣肖特基使用電介質偶極的障礙高度緩和了 (DDM)來源/流失接觸電阻減少的 Metal/Si - 第一次展示肖特基調整使用界面的 SiO2 的障礙高度并且雙倍高的 k 電介質。
  • 可升級和高度 Manufacturable 唯一金屬門/高的 k CMOS 綜合化的子32nm 技術 LSTP 應用的 - 分級顯示一個簡單,可升級的門第一個綜合化選項的為子32nm 低後備功率應用瞄準的製造的高的 k 金屬門 CMOS 晶體管。
  • Ge (SiGe) nMOSFETs 低在狀態當前的結構: 關於門棧、阻力和取向從屬的有效質量的比較研究 - 報表要瞭解抽低球當前的一個系統的研究的結果在基於 Ge 的 nMOSFETs 觀察了。

在 VLSI 技術的國際專題討論會、技術和電路由 IEEE 電子設備和固體電路社團和應用物理學日本社團贊助在與電子、信息和通信工程師學院合作下。 VLSI 日本是許多行業論壇 SEMATECH 用途之一與科學家合作,并且從公司、大學和其他研究機構,大多數的工程師是研究合作夥伴。

Last Update: 24. January 2012 18:46

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit