Posted in | Nanoelectronics

Las Capacidades Integradas del DFM del Encuentro Entregan el Flujo De punta a punta Completo para el Flujo de la Referencia de STARCAD-CEL V3.0

Published on July 8, 2009 at 9:03 PM

Cadence Design Systems, Inc. (NASDAQ: CDNS), el arranque de cinta en la innovación global del diseño, anunciada hoy el consorcio Japonés STARC (Centro de la investigación del semiconductor de Investigación Académico de la Tecnología de Semiconductor), ha integrado el Sistema de la Puesta En Vigor de Cadence® Encounter® Digital, con sus tecnologías integradas de DFM, pues fluyen sus DFM apuntando 45 diseños del nanómetro y abajo. La habitación completa de DFM integra el Analizador Físico de Litho de la Cadencia (LPA), al Calculador del CMP Eléctrico del Analizador (LEA), y de la Cadencia de Litho de la Cadencia en la carlinga del proyectista. Usando la Cadencia activada el Flujo de la Referencia de STARCAD-CEL V3.0, fácil acceso del avance de los proyectistas a la información proceso-exacta de la fabricación temprano en el flujo del diseño físico, donde los representantes técnicos pueden leverage la integración sin fisuras en la puesta en vigor digital para determinar, analiza y corrige la rendimiento-limitación de los apuroses para sus diseños del avanzado-nodo. Además, con el Analizador Eléctrico de Litho, los proyectistas pueden analizar el impacto del litho en funcionamiento del transistor y hacer equilibrios de diseño necesarios para cumplir sus consideraciones de diseño.

“El nuevo Flujo de la Referencia de STARCAD-CEL V3.0 dirige las preocupaciones críticas de la diseño-para-fabricación por 65nm, 45 nanómetros y las tecnologías de proceso avance,” dijo a Nobuyuki Nishiguchi, Vicepresidente y Director General, Departamento 1 del Revelado en STARC. “El Sistema de la Puesta En Vigor de Digitaces del Encuentro de la Cadencia con el Analizador Físico de Litho proporcionó a la detección de los apuroses del litho y a la corrección y a la corrección muy exactas del ciento por ciento del catastrófico o del rendimiento que limitaba defectos en nuestro diseño de la prueba, mientras que también proporciona a un tiempo de vuelta más rápido.”

El Analizador Físico de Litho de la Cadencia aprovecha la fuerza de las capacidades del procesamiento en paralelo multi-CPU, junto con el propietario, los algoritmos fundacionales entregando capacidad de conversión a escala lineal del funcionamiento y un tiempo de vuelta más rápido según lo señalado por STARC. Junto con avances múltiples en el modelado y la integración de proceso de la tecnología con la Cadencia Virtuoso® IC De Encargo y las Plataformas de la Puesta En Vigor de Digitaces del Encuentro, la Cadencia proporciona a una solución digital completa de la aplicación del “correcto-por-diseño” para la célula/el bloque a la completo-viruta.

“La industria y el ecosistema del semiconductor reconoce tecnologías de la Cadencia DFM pues esencial para las metodologías de diseño avanzadas hoy,” dijo al Dr. Ji-Silbido de bala Hsu, vicepresidente de la investigación y desarrollo digital de la puesta en vigor en la Cadencia. “Es la diferencia entre determinar ediciones potenciales de DFM durante la fase de diseño y repararlas correctas allí en el sistema, comparado con el descubrimiento del rendimiento que limita defectos durante el proceso de fabricación, cuando es demasiado atrasado. Somos orgullosos trabajar de cerca con STARC para probar las ventajas de nuestra tecnología de DFM y solución digital de la puesta en vigor para su flujo del diseño de la referencia de 45 nanómetros.”

Las compañías del Semiconductor por todo el mundo ahora están requiriendo análisis de DFM durante la fase de diseño, y la mayoría de las 20 compañías superiores del semiconductor ahora ha adoptado las soluciones del DFM de la Cadencia para resolver sus metas de la exactitud, de funcionamiento y del beneficio.

Last Update: 13. January 2012 22:37

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit