Posted in | Nanoelectronics

遇到的集成DFM功能提供完整的STARCAD CEL V3.0的文献流的结束,尾流

Published on July 8, 2009 at 9:03 PM

,在全球设计创新的领导者,Cadence设计系统公司(纳斯达克股票代码: CDNS)今天宣布,日本的半导体研究财团STARC(半导体技术学术研究中心),已经集成了Cadence ® Encounter ®数字实现系统集成DFM技术,DFM流程针对45纳米以下的设计和。全面的DFM套件整合了Cadence的光刻物理分析器(LPA),Cadence的岩性电分析仪(LEA),和Cadence CMP预测到设计师的座舱。它使用了Cadence启用STARCAD - CEL V3.0的参考流程,设计师可以随时访问过程中准确的制造信息在物理设计流程,的早期,工程师可以利用数字实现无缝集成,识别,分析和纠正限制产量的热点其先进的节点设计。此外,平版机电仪,设计人员可以分析岩石上晶体管的性能影响,并作出必要的设计折衷,以满足他们的设计标准。

“新STARCAD - CEL V3.0参考流程解决关键的设计,为65纳米,45纳米及先进的工艺技术制造的关注,伸说:”西口,副总裁兼总经理,开发部1 STARC。 “光刻物理分析器的Cadence Encounter数字实现系统提供的非常精确的光刻热点检测和校正和一百%的灾难性或产量限制在我们的测试设计上的缺陷校正,同时还提供一个更快的周转时间。”

该Cadence光刻物理分析器利用多CPU的并行处理能力的实力,以及具有自主提供线性的性能可扩展性和更快的周转时间由STARC报告的,基本的算法。随着多个技术流程建模和集成的与Cadence的Virtuoso ®定制IC的进步和Encounter数字实现平台,Cadence公司提供了一个完整的“正确的设计”细胞/块全芯片的数字实现解决方案。

“半导体产业和生态系统的认识是必不可少的当今先进的设计方法,Cadence的DFM技术,在Cadence数字实现的研究和开发的高级副总裁徐季平博士说。” “它的潜在的DFM问题,确定在设计阶段和操纵系统中他们有,对发现生产过程中产量限制的缺陷,为时已晚时的区别。我们是自豪,以将工作与STARC密切证明我们的DFM技术和数字化实施方案,为他们的45纳米参考设计流程的优势。“

全球半导体公司现在需要在设计阶段DFM分析,和大多数的前20大半导体公司现在已经通过Cadence的DFM解决方案,以满足他们的精度,性能和产量目标。

Last Update: 5. October 2011 10:21

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit