Site Sponsors
  • Strem Chemicals - Nanomaterials for R&D
  • Park Systems - Manufacturer of a complete range of AFM solutions
  • Oxford Instruments Nanoanalysis - X-Max Large Area Analytical EDS SDD

Stratégie pour Résoudre des Défis de Technologie sur le Marché Disque Disque Croissant de l'Intégration 3D

Published on July 13, 2009 at 8:40 PM

Le Groupe de Soitec (Euronext Paris), le fournisseur principal mondial du silicium-sur-isolant (SOI) et d'autres substrats conçus pour l'industrie de la microélectronique, annoncés aujourd'hui sa stratégie pour résoudre des défis de technologie sur le marché disque disque croissant de l'intégration 3D avec une famille des procédés prouvés et des substrats conçus. La compagnie a la combinaison du savoir-faire de technologie de base dans la métallisation de disque et l'infrastructure de empilement et de fabrication et l'expérience à fort débit, ainsi que l'IP intense pour développer les synthons priés pour l'intégration 3D disque disque. La stratégie technologique du 3D de Soitec est établie sur trois piliers : Technologie Intelligente À Basse Température de la Coupure (TM), technologie (TM) de Empilement Intelligente et métallisation directe métal sur métal, actuel à l'étude.

« l'intégration 3D et les technologies du conditionnement disque disque sont les segments prometteurs et à croissance rapide de l'entreprise de semiconducteurs de demain. Nous prévoient 3D intégré semi-conducteur pour se développer à CAGR de 50 à 60% pendant période 2008 à 2015, principalement piloté par souvenirs, capteur d'images, MEMS, analogue et applications de logique de CMOS, » a dit le Baron de Jerome, analyste principal chez Yole Developpement. « En Dépit du ralentissement de l'activité économique actuel, les activités mondiales de R&D liées à l'innovation de l'intégration 3D ont atteint les niveaux sans précédent. »

« Nous travaillons à rendre les technologies 3D faisables et rentables avec une vaste et flexible offre. Au niveau de disque, notre Empilement Intelligent et technologies Intelligentes de Coupure ajoutent la valeur significative à l'intégration 3D, » a dit André-Jacques Auberton-Herve, président du Groupe de Soitec. « Et quand des disques de SOI sont utilisés pour le CMOS traitant, comme expliqué avec des encres en poudre, les produits finis tirent bénéfice de plus grands rendements et de la fiabilité améliorée. »

La technologie de Empilement Intelligente active l'empilement de niveau de disque-à-disque de partiellement ou les circuits complètement traités. La technique utilise la métallisation moléculaire d'oxyde-oxyde à basse température avec la surface particulière révisant, et l'éclaircissement à haute précision de disque. Le procédé de métallisation de disque de faible-stress demeure compatible avec de futures conditions pour l'exactitude submicronique de cadrage. Cette technologie est adaptée pour des applications avancées de semi-conducteur telles que des capteurs d'images d'Illumination (BSI) de Postérieur ainsi que par l'intermédiaire la dernière de 3D intégration s'approche. Utilisant SOI en tant que produit de départ, les technologies de Soitec permettent l'empilement réussi des couches supplémentaire-minces requises pour réaliser le plus élevé par l'entremise-silicium-par l'intermédiaire (TSV) des densités d'interconnexion.

Le procédé Intelligent à basse température de la Coupure de Soitec utilise la métallisation moléculaire d'oxyde-oxyde et le fendage niveau atomique pour transférer les films monocristallins de silicium aussi légèrement que 0,1 microns sur partiellement ou disques complètement traités. Sur cette couche matérielle neuve, un deuxième niveau des dispositifs peut être traité et cette intégration peut être répétée en mode itératif. Le Transfert extrêmement d'un sur couche mince active une densité plus élevée d'interconnexion, un débit plus élevé de signe et un traitement plus simple de TSV. Les Avantages comprennent accru calculant la largeur de bande, le coût de fabrication général inférieur, et l'épargne d'alimentation électrique due à la distance réduite de cablage entre les périphériques connectés. Cet avantage final est bien adapté pour établir les systèmes avancés d'IC de mémoire ou de la logique 3D de CMOS.

Supplémentaire, les travaux de R & D De Soitec dans la métallisation métal sur métal en partenariat avec CEA/Leti (le Laboratoire de l'Électronique et de Technologie de l'Information de la Commission Française d'Énergie Atomique) jouent une fonction clé dans la stratégie d'intégration du 3D de la compagnie. Cet élan présente les avantages de n'appliquer aucune pression supplémentaire sur la pile de métallisation et un budget thermique inférieur de garder contre la déformation et l'mauvais alignement. L'application principale est en produisant des interconnexions dans la pile 3D pendant la métallisation.

À SEMICON Occidental, 14-16 juillet à San Francisco, visite Soitec dans la cabine #5448 dans Hall Du Nord.

Last Update: 16. January 2012 23:40

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit