TSMC は工業一流の設計方法論の最新バージョンのベールを取ります

Published on July 22, 2009 at 4:50 AM

台湾の半導体の製造会社、株式会社 (TWSE: 2330、 NYSE: TSM は) 今日デザイン障害を下げ、デザインマージンを改良し、収穫を増加するために参照の流れ 10.0 の工業一流の設計方法論の最新バージョンのベールを取りました。 参照の流れ 10.0 は開いた革新のプラットホーム (TM) の主共同のコンポーネントの 1 つです。 会社の参照の流れの新しい世代は設計方法論の前進の運転の伝統を続け、 28nm 加工技術の新しいデザイン挑戦をアドレス指定し、そしてシステムパッケージデザインを可能にするために革新を (SiP)提供します。

28nm デザイン Enablement

TSMC の開いた革新のプラットホームは (OIP) 28nm の準備ができる EDA のツールのための道を開きます。 OIP は R & D の初期のデザインおよび加工技術の共同最適化を可能にし、正しく起こるために必須 EDA のツールの機能拡張をおよび時機を得た保障します。 具体的には参照の流れ 10.0 のために、 TSMC は 28nm プロセス条件に重く依存する、および彼らの場所を修飾し、 TSMC 28nm のためのツールを経路を指定するために EDA パートナーと早く実行されて行きました DRC、 LVS および抽出の物理的な確認を越えて。

パッケージのシステム (SiP)

システムチップは (SoC) 2001 年に開始する TSMC の参照の流れの前の 9 匹の生成で持っていてです焦点。 参照の流れ 10.0 は DRC および LVS の物理的な確認にパッケージの抽出の一口のパッケージ・デザイン、電気分析、タイミング、信号の保全性、 IR の低下および上昇温暖気流を含む一口デザイン解決をはじめてもたらします。 これらの一口の技術は顧客が実施および統合の作戦を探索することを可能にし、最終生成物デザインを実現し、そして費用、パフォーマンスおよびタイムに市場の点では比較優位を増強します。

拡大された EDA の共同

流れに新しいです顧問の図形からのチップ実施トラック RTL にGDSII a は顧客の EDA の使用法を助けて。 参照の流れ 10.0 は更に既存の生態系パートナー ALTO、 Anova、アパッシュ、 Azuro、調子、 CLK DA、極度な DA、マグマ、 Nannor および Synopsys が TSMC との共同によって顧客に EDA の革新を持って来ることを可能にします。

力、パフォーマンスおよび DFM の区別された機能

参照の流れ 10.0 の新しい低い電力機能は脈打ったラッチのためのサポート、節電のための新しい低電力実施スキーム、および階層的な低い電力のオートメーション、複数のコーナー力/タイミングの共同最適化、複数のコーナーの低い電力のクロック木の統合、 (CTS) vectorless 力の分析およびもっと含んでいて、より有効なパワーわかっている実施および力の分析を可能にします。 より大きいパフォーマンスを運転するためには、高度の段階ベースのオンチップ変化の (OCV)最適化はおよび分析は使用できるようにはじめてされ、冗長設計マージンを取除くためにタイミングでより現実的な一見を得ることを顧客が可能にします。 新しい電気 DFM 機能はもたらされ顧客が 「ケイ素圧力効果のタイミングの影響を考慮に入れることができるように増加を」、の収穫のこうして助けます。

Last Update: 13. January 2012 20:17

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit