El Diseño y el Sorbo del Avanzado-Nodo de la Cadencia Entregan Hora Rápida al Volumen para los Utilizadores de la Tecnología De Proceso de TSMC

Published on July 23, 2009 at 7:00 PM

Cadence Design Systems, Inc. (NASDAQ: CDNS), el arranque de cinta en la innovación electrónica global del diseño, anunciada hoy que su habitación de las soluciones del Sistema de la Puesta En Vigor de Cadence® Encounter® Digital, incluyendo cierre del diseño, de baja potencia, DFM, las señales encontradas, y las tecnologías de aprobación, así como tecnología de diseño del Sistema-En-Conjunto están incluidos en el Flujo 10,0 de la Referencia de TSMC. RTL--GDSII a capacidades del diseño en el carril de la Cadencia permita a los proyectistas presentar los diseños de alto rendimiento, potencia-eficientes para los procesos de la fabricación más avanzados de la fundición.

“Refiérase a los juegos del Flujo 10,0 un papel crítico en el enablement del diseño para las nuevas tecnologías de proceso,” dijo a S.T. Juang, director mayor del Márketing de la Infraestructura del Diseño en TSMC. “La colaboración cercana con Cadencia se asegura que los aumentos necesarios de la herramienta estén hechos antes de tiempo, pues estamos incorporando 28 nanómetros.”

“Proporcionar a las soluciones de la mejor-en-clase para los retos más resistentes de hoy del diseño y a los líquidos de revelado delante de la curva para la mañana requiere la innovación contínua y colaboración apretada con nuestros clientes y socios comerciales,” dijo al Dr. Ji-Silbido de bala Hsu, vicepresidente de la investigación y desarrollo digital de la puesta en vigor en la Cadencia. “Trabajando de cerca con las ayudas de TSMC asegure nuestro liderazgo en de baja potencia, señales encontradas, DFM integrado, avanzado-nodo, y tecnologías de aprobación, y permite a Cadencia proporcionar a una solución completa y fiable de RTL al silicio final.”

DFM, Puesta En Vigor de Digitaces y Análisis

Una contribución dominante al Flujo 10,0 de la Referencia es el primer análisis eléctrico contexto-enterado de la industria de la célula de la biblioteca y de los diseños del SOC. Usando el Analizador Eléctrico de Litho de la Cadencia premiada, los proyectistas pueden ajustar eléctricamente las células de la biblioteca y modelar exactamente los efectos eléctricos de la tensión, de tal modo aumentando calidad del producto. Además, el Analizador Físico jerárquico de Litho produce el análisis rápido del manufacturability físico de los dispositivos del nanómetro-nivel. Ambas capacidades únicas de DFM son integradas en el Sistema de la Puesta En Vigor de Digitaces del Encuentro, permitiendo la identificación, el análisis y la reparación tempranos del escenario de diseño de las ediciones potenciales de la fabricación.

Otras técnicas de la reducción de la variación revestidas bajo el carril de la Cadencia del Flujo 10,0 de la Referencia de TSMC incluyen análisis de cronometraje estático estadístico (SSTA), la optimización de la colocación, el análisis avanzado del árbol del reloj y el análisis de la variación de la en-viruta. Todas estas técnicas se aceleran dramáticamente a través del soporte de punta a punta para las plataformas que calculan multi-procesador-basadas.

El Edificio sobre la Rebajadora de NanoRoute® de la Cadencia, que refuerza importante productividad del proyectista y acelera tiempo de vuelta total, Cadencia entrega una variedad de otras técnicas de DFM, incluyendo análisis de defecto físico, análisis de mancha caliente virtual del CMP, controlar de proceso de la litografía, el modelado de proceso avanzado, y el análisis del ruido del substrato. Todas estas capacidades son completo integradas en el Sistema de la Puesta En Vigor de Digitaces del Encuentro permitir la correlación posible más cercana entre la optimización y el fin de conexión.

Diseño De baja potencia Avanzado

La Cadencia introdujo su Solución De baja potencia del Diseño hace más de dos años e incorporó inmediatamente sus características en el Flujo 8,0 de la Referencia de TSMC. Desde entonces, la Cadencia ha puesto al día su Solución De baja potencia con nuevas capacidades, incluyendo el soporte jerárquico para el Formato de la Potencia Si2, (CPF) el pulso-cerrojo, y las soluciones Comunes del doble-fracaso. Porque la Solución De baja potencia de la Cadencia también inconsútil se integra en el Sistema de la Puesta En Vigor de Digitaces del Encuentro, proporciona al bajo costo de la propiedad y a un ambiente fácil de usar del diseño para el diseño de baja potencia.

Last Update: 13. January 2012 21:13

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit