ケイデンスの高度なノードの設計とSiPは、TSMCのプロセス技術のユーザーのためにボリュームにファーストタイムを提供

Published on July 23, 2009 at 7:00 PM

ケイデンスデザインシステムズ社(NASDAQ:CDNの) 、グローバルな電子設計のイノベーションのリーダーは、本日、ケイデンスのスイート®遭遇デザインクロージャ、低消費電力、DFM、ミックスドシグナル、および®を含むデジタル実装システムソリューション、サインオフ技術だけでなく、システムインパッケージの設計技術は、TSMCのリファレンスフロー10.0に含まれています。ケイデンスのRTL -と- GDSII設計機能により、設計者はファウンドリの最先端の製造プロセス用に高収量、電力効率の高いデザインを生成することができます。

"リファレンスフロー10.0には、新しいプロセス技術のための設計実現において重要な役割を果たしている、"ST Juang氏、TSMC社デザインインフラストラクチャマーケティング担当シニアディレクターは言った。 "Cadence社との緊密な協力は、我々は28ナノメートルを入力しているとして必要なツールの機能強化は、事前に行われるようにします。"

"明日の時代を先取りし、今日の過酷な設計課題とソリューションを開発するためのクラス最高のソリューションを提供することは、お客様やビジネスパートナーとの継続的な革新との緊密な協力を必要とする、"博士カイのPing Hsu氏、デジタルインプリメンテーションの研究の副社長ケイデンスと開発。 "TSMCとの緊密な協力は、低消費電力、ミックスドシグナル、統合されたDFM、高度なノード、およびサインオフ技術における当社のリーダーシップを確保され、RTLから最終的なシリコンへの完全かつ予測可能なソリューションを提供するために、ケイデンスができます。"

DFM、デジタルインプリメンテーションおよび分析

フロー10.0を参照するために重要な貢献は、ライブラリセルとSoC設計の業界初のコンテキストに対応した電気的解析です。数々の賞を受賞ケイデンスリソ電気アナライザを使用して、設計者はそれによって製品の品質を高める、電気的に微調整のライブラリセルと正確にモデル化電気的ストレスの影響することができます。さらに、階層的なリソPhysical Analyzerは、ナノメートルレベルのデバイスの物理的な製造の高速分析を生成します。これらのユニークなDFM機能の両方が潜在的な製造上の問題の初期の設計段階の識別、分析および修復を可能にする、出会いデジタル実装システムに統合されています。

TSMCリファレンスフロー10.0のケイデンスの対象となる他の変動の低減手法は、統計的静的タイミング解析(SSTA)、配置の最適化、高度なクロックツリー解析とオンチップバリエーションの分析が含まれています。これらのテクニックの全てが飛躍的にマルチプロセッサベースのコンピューティングプラットフォームのためのエンドツーエンドのサポートにより加速されています。

大幅に設計者の生産性を向上させ、全体の所要時間を加速するケイデンスNanoRoute ®ルータ、を基盤に、ケイデンスは、物理的な欠陥解析、仮想CMPホットスポット解析、リソグラフィプロセスのチェック、高度なプロセスのモデリング、および基板雑音を含む、他のDFMの様々な技術を提供分析。これらのすべての機能を完全に最適化し、サインオフの間に最も近い可能な相関関係を可能にするために出会いデジタル実装システムに統合されています。

高度な低消費電力設計

ケイデンスの2年以上前に、その低消費電力設計ソリューションを導入してすぐにTSMCリファレンスフロー8.0にその機能を組み込んだ。それ以来、ケイデンスは、Si2の共通パワーフォーマット(CPF)、パルスラッチ、およびデュアルフロップソリューションのための階層的なサポートなど新しい機能を、との低消費電力ソリューションを更新しました。ケイデンス、低消費電力ソリューションはまた、シームレスに出会いデジタル実装システムに統合されているので、それは、低所有コストと低消費電力設計のための使いやすい設計環境を提供します。

Last Update: 3. October 2011 14:02

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit