顧問の図形は TSMC の参照の流れ 10.0 に含まれているツールおよび技術を拡大します

Published on July 23, 2009 at 8:18 PM

Mentor Graphics Corporation (NASDAQ: MENT は) 今日 TSMC の参照の流れ 10.0 に含まれている顧問のツールおよび技術のセットを拡大したことを発表しました。 拡大された Mentor® トラックサポートはレイアウトわかっているテスト障害の診断のための Calibre® のいたるところにある物理的な確認を用いる 28nm IC、より堅い統合のための実施 netlist にGDSII 複雑な IC のための機能確認を、および DFM のプラットホームおよびツール進めました。 さらに、この最近導入された顧問トラックはまた機能確認、 IC の実施および IC のテストのための顧問のツールとの低い電力デザインをアドレス指定します。

「顧問図形システム・レベルからの機能確認、場所およびルート、物理的な確認およびケイ素テストを通して総 IC デザインサイクルをカバーするために参照の流れの供物を拡大し続けます、また低い電力、製造の可変性およびケイ素の収穫の分析のような提供の新しい解決」、は S.T. Juang を TSMC のデザイン下部組織のマーケティングの年長ディレクター言いました。

参照の流れの 10.0 の顧問トラックは TSMC の参照の流れの最初の顧問の実施の解決を含む多くの地域の新しい機能を、オリンパスSoC™の場所およびルートシステム提供します。 高度 IC の実施のために、オリンパス SoC システムに新しい機能がオンチップ変化、 28nm 経路指定および低い電力デザインをアドレス指定することをあります:

  • 高度の段階ベースの OCV の分析および最適化 - 異なった段階ベースの OCV をセットしてヘルプを減らし、悲観論を可能にしますより速いデザイン閉鎖を評価します。
  • N28 経路指定は支配します - 28nm 透過半ノードのためのサポートを含む流れ netlist にGDSII 完全のに 28nm サポートを、提供します。
  • 力の領域 - サポート輻輳を最小化し、階層変更のための必要性を減らす同じ電圧領域の多重平面図 -- をはずして下さい。
  • UPF の階層的な低い電力のオートメーション - デザイナーにより大きい柔軟性を与える UPF ベースの、低電力デザインにトップダウンおよび上昇形サポートを提供します。

オリンパス SoC および口径のプラットホーム内のデザインのため製造業の機能はのおよび向こう製造業の可変性の問題を 28nm 扱うために拡大され、より堅く統合されました:

  • Litho のホットスポットの固定 - オリンパス SoC 場所およびルートのツールが自動的に口径 LFD™のツールによって検出される litho のホットスポットを固定することを可能にすることによって収穫を改良します。
  • タイミングおよび ECOs のための DMx の盛り土の速い収束 - オリンパス SoC システムは (TSMC の VCMP のシミュレーターを使用する) タイミングの影響のための厚さの変化を分析するために口径の CMPAnalyzer のツール呼び出します。 オリンパス SoC ツールはまたかなり収穫を改良し、悲観論を減らす階層的な、インクレメンタルタイミング主導の金属の盛り土の流れを、サポートします。
  • セル指標わかっている配置 - 困難なピンアクセスを用いるセルのためのより多くの部屋を割り当てることによって経路を指定する輻輳および速度を減らします。
  • 電気 DFM - _ 口径 xRC™および口径 CMPAnalyzer 製品あ統合許模倣厚さ情報あ組み込に寄生抽出結果運転正確回路シミュレーション。 これはまたより効率的な角のシミュレーションに解決および顧問の Eldo® 回路のシミュレーターへ統計的な寄生情報を提供することによって統計分析を提供します。

さらに、参照の流れ 10.0 のパッケージ・デザインの第 2 そして 3D システムの口径の nmDRC および口径の nmLVS の (SIP)製品サポートのサイン・オフ物理的な確認。

参照の流れ 10.0 はよりよい故障検出、パワーわかっているテストおよび障害の診断のための TestKompress® および YieldAssist™の製品に新しい機能を含めます:

  • 埋め込まれた倍数は ATPG - パターンサイズまたはテスト時間の増加のない増加橋故障検出 -- を検出します。
  • レイアウトのわかっている診断 - 偽橋/開いた容疑者を除去し、診断の解像度を高め、そして有効な収穫の分析のための基礎を構築します。
  • 低電力 ATPG - 既存のクロックゲートの一定盛り土のデコンプレッサーそしてパワーわかっている制御を利用するスキャンテストのすべての段階の間に力を減らします。

参照の流れ 10.0 はまた Questa® からの高度の機能確認機能を含み、複雑な IC の改善された確認のための 0-In® プラットホームは設計します。

  • IEEE Std. 1801-2009™ UPF および IEEE Std. 1800-2005™ SystemVerilog のためのサポートを特色にする標準ベースの解決。
  • デザイン流れの高度力管理回路部品を早く確認する形式的な機能および統合された低電力シミュレーション。
  • 複雑なクロック領域の交差の静的で、ダイナミックな確認は標準および低い電力のモードの適切な操作を保障するために巡回します。

「TSMC の参照の流れ 10.0 の完全な顧問のデザインにケイ素トラック私達が私達の相互顧客」は低い電力デザインを含む 28nm のための大きな挑戦、アドレス指定することを可能にし、確認、大規模な SoC の実施、製造の可変性および費用有効テストおよび収穫の分析」、を Walden C. Rhines、議長および CEO の顧問の図形を言いました。 「28nm への企業の転移はまた示します顧問が解決するべき一義的な位置にである新しい技術的な挑戦を処理します。 TSMC との私達の近い共同は私達が高性能およびより大きい信頼性とより速く販売するために私達の顧客が」。彼らの製品を得るのを助けるツールが付いているデザイナーと鋳物場間のループを閉じることを可能にします

Last Update: 13. January 2012 19:35

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit