Site Sponsors
  • Park Systems - Manufacturer of a complete range of AFM solutions
  • Oxford Instruments Nanoanalysis - X-Max Large Area Analytical EDS SDD
  • Strem Chemicals - Nanomaterials for R&D

Freescale Semiconductor Onnistuneesti Teipatut Out 45 nanometrin Networking suunnittelu

Published on July 28, 2009 at 9:00 AM

Cadence Design Systems, Inc. (NASDAQ: CDNS) , johtava maailmanlaajuinen elektroniikan suunnittelu innovaatioita, ilmoitti tänään, että Freescale Semiconductor on onnistunut teipattu ulos 45 nanometrin verkostoitumista muotoilu Cadence "oikea-by-design" ehkäisyä, analysointia, toteutusta ja signoff ratkaisu nopeammin, paremmin ennustettavissa time-to-tuotanto. Virtaus sisältää alan johtavien mallipohjaisten design-for-valmistus (DFM) ehkäisemisen, analysoinnin ja signoff, kuten Cadence LITHO Fyysinen Analyzer, Cadence CMP Predictor, Cadence LITHO Sähkö Analyzer, Cadence QRC louhinta, ja malli-reititys optimointi Cadence ® Encounter ® Digital täytäntöönpano (EDI)-järjestelmän. Tämä saumaton menetelmä oli merkittävästi nopeampi läpimenoaika verrattuna perinteisiin DFM ratkaisuja ja käytettiin nauhaa ulos suunnittelusta Chartered Semiconductor Manufacturing.

"Suuria määriä malleja käyttämällä kehittyneitä prosessi solmut, se on mielestämme avainasemassa ja erottava on pii-tarkka analyysi ja täytäntöönpano, tuotto-kriittiset vaiheet, kuten litografia ja CMP", sanoi Kyle Patterson, johtaja DFM Technologies Freescale Semiconductor. "Sisällyttämällä Cadence Advanced DFM tekniikoita, sekä fyysiset ja sähköiset, osaksi kansallista lainsäädäntöä, voimme ennustaa valmistus kysymyksiä ja välttämään ne, ja metodologian, joka vie murto-osassa ajasta verrattuna perinteisiin DFM menetelmiä. Pohjimmiltaan, tämä antaa meille mahdollisuuden nopeuttaa aikamme markkina-ja time-to-tilavuus vaatimukset. "

Kautta yhteistyötä johtavien puolijohdevalmistajan kuten Freescale, Cadence on kehittänyt yksi Alan kattavin DFM ehkäisemisen, analysoinnin ja signoff menetelmiä, joiden avulla suunnittelu-puolella optimointeja jotka vähentävät valmistus riskiä. Cadence ratkaisuja hyödyntää multi-core hajautettua käsittelyä saumattomasti osoite kasvava suunnittelun aikana ja tietokannan koko kasvaa 45 - ja 32-nanometrin prosessia solmut ja ne ovat osoittautuneet toimittaa lähes lineaarista skaalautuvuutta. Lisäksi Cadence LITHO Electrical Analyzer on alan ensimmäinen sähkö DFM (eDFM) ratkaisu tuotantokäyttöön johtava puolijohteiden yrityksiä 90 nanometriä alas 40 nanometriä, ja on tällä hetkellä helpottaa 32 - ja 28-nanometrin vaihtelu-tietoinen kirjaston kehittämiseen.

"Meidän yhteistä näkemystä on tarkasti mallintaa valmistus vaikutuksia ja käsitellä niitä suunnitteluvaiheessa", sanoo tohtori Kuang-Kuo "KK" Lin, vanhempi johtaja DFM Services Chartered. "Jos työskentelemme Cadence kehittämään pii-tarkka DFM mallien analysointiin ja digitaalisen täytäntöönpanoa, olemme tuottaneet DFM virrata eri etuja Freescale, joka johtaa jaksoaikoja."

"Design monimutkaisuus ja tiukat valmistus talousarvioita 45 - ja 32-nanometrin varhaisessa vaiheessa, kolmitie yhteistyötä asiakkaan, valimo-ja EDA, alkaa kirjaston tasolla", sanoi Dave Desharnais, Group Director of Digital toteutusratkaisujen klo Cadence. "Olemme tyytyväisiä, että meidän pii-todistettu tekniikka on mahdollistanut Freescalen design menestys ja odotan varmistetaan niiden jatkuva suunnittelu sulkeminen onnistumisia. Cadence jatkaa panostuksia olla johtava koko valmistettavuuden-tietoinen täytäntöönpanon virtaus."

Last Update: 4. October 2011 07:01

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit