Site Sponsors
  • Strem Chemicals - Nanomaterials for R&D
  • Park Systems - Manufacturer of a complete range of AFM solutions
  • Oxford Instruments Nanoanalysis - X-Max Large Area Analytical EDS SDD

Modelagem melhorou Ativa Encontro Digital Sistema de Execução para acelerar o projeto Nó Avançado

Published on July 29, 2009 at 9:06 AM

Cadence Design de Systems, Inc. (NASDAQ: CDNS) , líder em inovação de design eletrônico global, anunciou hoje primeiro-silício resultados em 32 nanômetros (nm) Plataforma Comum high-k metal gate-tecnologia (HKMG), fabricado pela IBM. Cadence ® ea aliança Plataforma Comum, composta por IBM, Chartered Semiconductor Manufacturing e Samsung Electronics, colaborou para enfrentar qualquer variabilidade sistemática e aleatória nos projetos nó avançado. Os resultados de silício representam um marco significativo para designers com rigorosos design para manufatura (DFM) requisitos, e pode permitir Encounter ® Digital Implementação (EDI) do sistema para proporcionar economias significativas de energia, melhoria de rendimento e time-to-market vantagens.

Os resultados de silício de 32nm de dados fornecem um rico e extenso conjunto de modelagem do processo HKMG em relação às regras layout, verificando regra de design e modelos de interconexão dispositivo. Além disso, capturar informações críticas relacionadas ao dispositivo e variabilidade de interconexão, incluindo sistemática, aleatória, dentro-de-morrer e morrem de morrer variação, bem como os efeitos de fabricação, incluindo litografia, stress, térmica, efeitos de proximidade e de deposição de cobre. Utilizando essa inteligência de fabricação durante o processo de projeto físico, a Cadence Encontro Digital Sistema de Execução pode ativar DFM cedo e silício precisas e modelagem de variabilidade, caracterização e otimização para fornecer um fluxo end-to-end completa.

"Temos trabalhado em estreita colaboração com Cadence para construir hardware cedo com a finalidade de modelagem com precisão do dispositivo e variabilidade de interconexão", disse Mark Irlanda, vice-presidente de plataformas IBM Semiconductor em nome da aliança Plataforma Comum. "A aprendizagem precoce permitirá Cadence para incorporar silício modelos precisos e apoio DFM para o conjunto de ferramentas Encounter. Isso ajuda a acelerar a adoção de 32/28nm tecnologia high-k metal gate para designers para entregar a próxima geração de dispositivos com o desempenho melhorou significativamente e vida útil da bateria. "

O Sistema EDI contém um conjunto completo de tecnologias DFM e estatísticas que podem ser aplicadas em todo o fluxo de execução física. Fabricação e produção podem ser abordados simultaneamente com o tempo, a integridade do sinal, poder e otimizações de área para garantir que todos os aspectos são tratados de forma holística antes tapeout final. Pela modelagem e otimização para a variabilidade no início da fase de concepção, designers reduzir tempo de resposta global e melhorar a confiança de que o chip vai funcionar como previsto. Uma vez que estas tecnologias são validados na tecnologia 32/28nm, há um potencial para aumentar a previsibilidade design, resultando em maior qualidade de silício com um melhor tempo de volume.

"Com este anúncio, Cadence demonstra a liderança da indústria com parcerias de fabrico inovadores", disse Chi-Ping Hsu, vice-presidente sênior de Pesquisa e Desenvolvimento para o Grupo de Produtos de Implementação da Cadence. "A colaboração aliança Cadence e Common Platform em 32/28nm é mais um testemunho do nosso investimento a longo prazo e compromisso com o desenvolvimento de tecnologia avançada. Cadence continua seu ritmo acelerado de liderança em produtos e tecnologia para ajudar nossos clientes a trazer seus produtos de ponta primeira para o mercado. "

Last Update: 3. October 2011 05:44

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit