Cadence Design Systems, Inc. (NASDAQ: CDNS), 철저한 CPF 기지를 둔 낮은 힘 및 DFM 알고 있는 디자인을 전했다는 것을 오늘 알려진 글로벌 디자인 혁신, 검증 및 실시 해결책에 있는 지도자는 그것의 40 나노미터 가공 기술의 원조로 반도체 주조 UMC를 위해 조정했습니다. 새로운 참고 교류는 낮은 힘 기술에서 최신을 통합하는 믿을 수 있고는, UMC 유효하게 한 방법론을 디자이너에게 제공하고 결과의 최대 동력 효율, 우수 품질, 및 향상된 마디를 위한 가속한 수확량 경사로를 위한 모형 기지를 둔 DFM 분석과 최적화 기능은 디자인합니다.
"UMC의 40 나노미터 프로세스를 위한 보조 방법론 디자이너가,"는 말했습니다, Stephen Fu를 UMC에 IP 발달 & 디자인 지원 부분의 디렉터 생산에 일관된 힘 의향을 도중 내내 전달하는 단 하나 방법론을 사용하여 힘 능률적인 칩을 만드는 것을 허용합니다. "추가적으로, 교류는 양에 저위험과 더 단단 시간 동안 물리적인 실시 도중 지원합니다 향상된 디자인 측 DFM 기능에 UMC 40 나노미터 프로세스를."
UMC 참고 교류는 CPF 가능하게 된 Encounter® 디지털 실시 시스템 (EDI)과 보조 저전력 해결책을 채택하고, 겨냥한 능률적인 에너지 이용이고 40 nm 시스템 에 칩을 위한 가장 높은 수확량은 디자인합니다. 보조 저전력 해결책은 모든 필요한 디자인 단계를 통하여 Si2 표준 일반적인 힘 체재와 특징 힘 의식에 논리 디자인, 검증 및 실시를, 논리 종합을 포함하여, 시뮬레이션, 시험, 등가 검사 의 실리콘 사실상 prototyping, 물리적인 실시를 위한 디자인 통합하는 기업의 첫번째 완전한 교류이고 방송 종료 분석을 완료합니다. CPF는 설계 과정에서 힘 저축 기술 일찌기 지정을 위한 Si2 승인되는 업계 표준 체재이어, 저전력 정보의 공유 및 재사용을 가능하게 하.
낮은 힘 이외에, UMC 참고 교류는 또한 실전 디지털 실시 시스템의 석판인쇄술을 위한 통합의와 주조 증명한 모형 기지를 둔 DFM 기능의 가득 차있는 한 벌을 채택합니다. 이것은 디자이너를 자신있게 타이밍, 신호 무결성, 지역, 힘 및 수확량을 포함하여 그밖 최적화와 협력하여 물리적인 실시 교류 도중 잠재적인 DFM 핫스팟을 위해, 방지하고, 분석하고, 낙관하는 가능하게 합니다.
"보조 저전력 해결책 유일하, 우리의 통합 DFM 기술은 향상된 디자인 방법론에 오늘 필수적입니다,"는 Nitin Deo를, 보조에 실시 제품의 단 말했습니다 마케팅 디렉터. "우리는 디자인을 위한 가장 중요한 필수품을 오늘 전달하는 강력한 40 나노미터 디자인 교류를 기업을 제공하게 UMC를 가진 우리의 협력의 거만합니다: 성과, 동력 효율, 생산력, 신뢰도 및 우량한 manufacturability."