Site Sponsors
  • Park Systems - Manufacturer of a complete range of AFM solutions
  • Oxford Instruments Nanoanalysis - X-Max Large Area Analytical EDS SDD
  • Strem Chemicals - Nanomaterials for R&D

La Cadenza Consegna la Prestazione e l'Integrazione per le Progettazioni Di qualità superiore del SoC Applicate nei Trattamenti Avanzati di TSMC

Published on September 29, 2009 at 7:46 PM

Cadence Design Systems, Inc. (NASDAQ: CDNS), la guida nell'innovazione elettronica globale di progettazione, annunciata oggi che la Cadenza che il Sistema Fisico di Verifica ha adottato la nuova verifica fisica interoperabile formatta per 40 progettazioni di nanometro, consistendo del iDRC per la norma di progettazione che controlla e iLVS per la disposizione contro il controllo schematico, sviluppato dall'Azienda Manifatturiera A Semiconduttore di Taiwan (TSMC). Supporto di Cadenza di queste nuove configurazioni di formati di TSMC sopra il contributo Parassitario precedentemente annunciato dell'Estrazione di Cadenza QRC al formato di file del iRCX. Questa combinazione di verifica fisica e di capacità parassitarie dell'analisi e dell'estrazione assicura la disponibilità continuata dei dati accurati e coerenti di fabbricazione per migliorare il rendimento del silicio per i clienti di Cadenza che usando i trattamenti di nanometro di TSMC.

I formati del iLVS e del iDRC facilitano le capacità avanzate dell'estrazione di norma e dell'unità di progettazione necessarie per assicurare l'integrità delle progettazioni applicate nei trattamenti avanzati di TSMC. Facendo Uso della regola comune un formato assicura l'accuratezza e la presentazione coerente dei risultati indipendentemente dalla soluzione fisica di verifica che ogni cliente sceglie.

“La Cadenza e TSMC hanno collaborato su iDRC, su iLVS e su iRCX per assicurare che gli utenti del Sistema Fisico di Verifica di Cadenza e dell'Estrazione Parassitaria di QRC avessero accesso tempestivo agli assegni silicio-accurati per gli odierni trattamenti di nanometro e le generazioni trattate di là,„ ha detto Tom Quan, vice direttore dell'introduzione sul mercato di servizio di design a TSMC. “I nuovi formati di dati unificati fa parte dell'Innovazione Aperta Platform™ di TSMC che fornisce ai progettisti la capacità di selezionare gli strumenti classi miglirice di EDA per abbinare le loro esigenze di progettazione e per migliorare l'accuratezza di progettazione di successo del silicio di prima volta.„

“Adottare la nuova piattaforma di norma del iDRC e del iLVS di TSMC formatta cattura le capacità avanzate del Sistema Fisico di Verifica di Cadenza più vicino alla sorgente dei dati trattati,„ ha detto il Dott. Rachid Salik, vice presidente di ricerca e sviluppo per il gruppo di verifica a Cadenza. “Questa combinazione assicura che possiamo consegnare i risultati accurati con un tempo complessivo rapido. Siamo sicuri che il rafforzamento continuato della nostra relazione con TSMC porterà i vantaggi reali, il valore e la scelta ai nostri clienti reciproci.„

L'aggiunta del supporto del iLVS e del iDRC nel Sistema Fisico di Verifica di Cadenza ed il supporto del iRCX nella tecnologia dell'estrazione di Cadenza QRC, fornisce l'integrazione completa Cadenza digitale e progettano i flussi e quindi la fornitura per il cliente della a fronte--indietr'a progettazione ed a flusso di controllo da un singolo venditore di EDA. Il prodotto facilita “uno strumento, un modello di una piattaforma„ per digitale e progetta che minimizza le spese generali di sostegno.

Last Update: 13. January 2012 16:48

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit