Site Sponsors
  • Oxford Instruments Nanoanalysis - X-Max Large Area Analytical EDS SDD
  • Park Systems - Manufacturer of a complete range of AFM solutions
  • Strem Chemicals - Nanomaterials for R&D

Cadence公司推出中芯国际65纳米工艺的全面的低功耗设计流程

Published on October 29, 2009 at 5:09 AM

Cadence设计系统公司(纳斯达克股票代码:CDNS) ,在全球电子设计创新的领导者,今天宣布,它已经提供一个全面的低功耗设计流量为针对中芯国际集成电路制造有限公司(“中芯”65纳米工艺工程师)(纽约证券交易所:SMI)(香港联交所股票代码:0981.HK)。流了Cadence ®低功耗解决方案的基础上,能够更快的领先优势,使用一个单一的,全面的设计平台的低功耗半导体设计。

“电源现在是一个关键的设计约束,作为重要的时机和领域,无论从技术和成本的角度来看,”刘其伟,中芯国际设计服务中心副总裁说。 “SMIC - Cadence参考流程4.0地址的低功耗设计创新与先进的自动化的低功耗设计能力的需要。”

通过实施低功耗芯片利用了SMIC的内部设计65纳米库,包括有效的电流源模型(ECSM)标准单元,功耗管理单元,锁相环,SRAM和I / O库来完成的设计流程的确认。在设计中采用的低功耗技术包括功率门控和multi-supply/multi-voltage多电压(MSMV)技术,以减少泄漏和动态功耗。

“功率效率是对许多新的半导体产品的一个关键要求,然而设计者有时却认为这是太新,因此风险太大,卡尔森,在Cadence产品营销副总裁说:”史蒂夫。 “Cadence低功耗解决方案提供了完整的硅验证的前端到后端的设计师针对中芯国际的65纳米工艺技术​​,包括功能和结构的验证,同时提高生产率流,它的快速,简单和行之有效的的。”

中芯国际65纳米低功耗参考设计流程4.0包括Cadence低功耗解决方案,搭配Encounter ®适形®低功耗,企业的Incisive ®模拟器,邂逅RTL编译器,Encounter数字实现系统,Cadence的QRC提取,Encounter时序系统和Encounter电力系统。

Last Update: 4. October 2011 16:37

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit