Site Sponsors
  • Strem Chemicals - Nanomaterials for R&D
  • Park Systems - Manufacturer of a complete range of AFM solutions
  • Oxford Instruments Nanoanalysis - X-Max Large Area Analytical EDS SDD

Cadence公司推出中芯國際 65納米工藝的全面的低功耗設計流程

Published on October 29, 2009 at 5:09 AM

Cadence設計系統公司(納斯達克股票代碼:CDNS) ,在全球電子設計創新的領導者,今天宣布,它已經提供一個全面的低功耗設計流量為針對中芯國際集成電路製造有限公司(“中芯”65納米工藝工程師)(紐約證券交易所:SMI)(香港聯交所股票代碼:0981.HK)。流了Cadence ®低功耗解決方案的基礎上,能夠更快的領先優勢,低功耗使用一個單一的,全面的設計平台的半導體設計。

“電源,劉其偉,中芯國際設計服務中心副總裁說:”現在是一個關鍵的設計約束,作為重要的時機和領域,無論從技術和成本的角度。 “SMIC - Cadence參考流程4.0地址功耗設計創新與先進的自動化低功耗設計能力的需要。”

通過實施低功耗芯片利用了SMIC的內部設計 65納米庫,包括有效的電流源模型(ECSM)標準單元,功耗管理單元,鎖相環,SRAM和I / O庫的設計流程的確認完成。在設計中採用的低功耗技術包括功率門控和multi-supply/multi-voltage多電壓(MSMV)技術,以減少洩漏和動態功耗。

“功率效率是一個對許多新的半導體產品的關鍵的要求,然而設計者有時卻認為這是太新,因此,風險太大,卡爾森,Cadence公司產品營銷副總裁說:”史蒂夫。 “Cadence低功耗解決方案提供了一個完整的矽驗證的設計師針對中芯國際的65納米工藝技術,包括功能和結構的驗證,同時提高生產率的前端到後端的流量。的快速,簡便和證明。”

中芯國際 65納米低功耗參考設計流程4.0包括Cadence低功耗解決方案,搭配Encounter ®適形®低功耗,企業的Incisive ®模擬器,邂逅RTL編譯器,Encounter數字實現系統,Cadence的QRC Extraction,Encounter時序系統和Encounter電力系統。

Last Update: 21. October 2011 16:48

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit