Site Sponsors
  • Oxford Instruments Nanoanalysis - X-Max Large Area Analytical EDS SDD
  • Park Systems - Manufacturer of a complete range of AFM solutions
  • Strem Chemicals - Nanomaterials for R&D

NEC vedtager Cadence EDI-system til førende 40-nm ASIC Designs

Published on January 26, 2010 at 12:58 AM

Cadence Design Systems, Inc. (NASDAQ: CDNS) , lederen i globale elektroniske design innovation, og NEC Electronics Corporation (TSE: 6723), en førende leverandør af halvleder-løsninger, annoncerede i dag, at NEC Electronics har vedtaget Cadence ® Encounter ® Digital Implementering (EDI) System og det lykkedes i mere end ti komplekse ASIC design målrette sin CB40L (40 nanometer lav effekt) procesteknologi med flere designs succes tapede ud allerede.

Udnytte mere end 20 millioner porte, er omfanget af den nye ASIC øget med to til fire gange i forhold til tidligere designs rettet mod 55-nanometer (nm) og 90-nm proces teknologier. EDI-Systems 'multi-threaded behandling, netlist-til-netlist kompilering, og integreret DFM optimering og timing signoff analyse, strømlinet den store ASIC design processer.

"Vi er ganske tilfredse med, at Cadence EDI-systemet er fuldt i stand til at tackle vores førende design udfordringer," siger Akira Denda, afdelingschef for enhedsplatform udviklingsafdelingen, 1. SoC Business Planning Division på NEC Electronics ASIC Division. "EDI System muligt for os at tapeout et område-effektivt design og samtidig bevarelse af time-to-market ved at udnytte de end-to-end, multi-threaded løsning."

Den Cadence EDI System er et konfigurerbart og kan udvides med høj ydeevne, høj kapacitet, skalerbart design løsning til high-density elektronisk design.

Jo større en ASIC design bliver, jo flere variable står i vejen for korrekt gennemførelse. EDI-systemet og dets vigtigste komponenter, herunder Encounter Timing System og Encounter RTL Compiler, kombinere at bringe forudsigelighed tilbage i ligningen, hvilket resulterer i højere kvalitet silicium. På samme tid, gjorde det muligt multiprocessing evne af det integrerede system over 20 million-gate design, der skal leveres med lille stigning i ekspeditionstid. Desuden kan ingeniører realisere betydelige strømbesparelser og udbytte forbedring gennem avancerede lavenergidesign og optimering teknikker.

EDI-systemet giver også en komplet, sammenhængende og konvergerende flow til at løse design-for-fremstilling (DFM) og variation effekter (litografi, CMP, termisk, og proces variationer) i de tidlige faser af design flow. Ved at integrere modelbaserede DFM og statistiske teknologi i en omfattende forebyggende-analyse-reparation flow, er den kadence løsning, der kan håndtere store designs og giver betydelige produktivitetsstigninger i forhold til traditionelle DFM-lukning løsninger.

"Den Cadence EDI System giver væsentligt forbedret produktivitet og time-to-market, og samtidig reducere både omkostninger og risikoen forbundet med avanceret halvleder design," sagde Dr. Chi-Ping Hsu, senior vice president for implementering forskning og udvikling på Cadence. "Den EDI System aktiveret NEC Electronics at tape-out sin 40-nm ASIC design, der involverer utrolig kompleks integration med over 20 millioner porte i en enkelt, lavt strømforbrug, område-effektiv enhed. Vi er allerede linet op til at udføre yderligere avancerede node designs med NEC Electronics, ved hjælp af EDI System med avancerede node muligheder for at nå hurtigt, forudsigelig design konvergens. "

Last Update: 6. October 2011 13:02

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit