NEC hecht zijn goedkeuring aan Cadence EDI-systeem voor de Leading Edge-40-nm ASIC Designs

Published on January 26, 2010 at 12:58 AM

Cadence Design Systems, Inc (NASDAQ: CDN) , de leider in de wereldwijde elektronische design innovatie, en NEC Electronics Corporation (TSE: 6723), een toonaangevende leverancier van halfgeleider-oplossingen, kondigde vandaag aan dat NEC Electronics heeft aangenomen Cadence ® Encounter ® Digital Implementatie (EDI) System en slaagde erin meer dan tien complexer ASIC-ontwerpen vooral gericht zijn op CB40L (40 nanometer low power)-technologie met verschillende ontwerpen successfully geplakt uit reeds.

Gebruik te maken van meer dan 20 miljoen poorten, is de schaal van de nieuwe ASIC's verhoogd met twee tot vier keer meer dan vorige ontwerpen gericht op 55-nanometer (nm) en 90-nm procestechnologie. EDI Systems 'multi-threaded verwerking, netlist-to-netlist compilatie, en geïntegreerde DFM optimalisatie en timing signoff analyse, gestroomlijnde de grote ASIC ontwerp-processen.

"We zijn heel tevreden dat de Cadence EDI-systeem is volledig in staat de aanpak van onze toonaangevende ontwerp uitdagingen," zegt Akira Denda, afdelingsmanager van het apparaat Platform Development Department, 1e SoC Business Planning Division bij NEC Electronics ASIC Division. "EDI-systeem ons in staat gesteld een ruimte-efficiënt ontwerp tapeout terwijl behoud van time-to-market door gebruik te maken van de end-to-end, multi-threaded oplossing."

De Cadence EDI-systeem is een configureerbare en uitbreidbare hoge prestaties, hoge capaciteit, schaalbare ontwerp-oplossing voor high-density elektronisch ontwerp.

De grotere een ASIC-ontwerp wordt, hoe meer variabelen in de weg staan ​​van een correcte toepassing. EDI-systeem en de belangrijkste onderdelen, waaronder Encounter Timing System en Encounter RTL Compiler, samen terug te brengen voorspelbaarheid in de vergelijking, wat resulteert in hogere kwaliteit silicium. Op hetzelfde moment, de multiprocessing capaciteit van het geïntegreerde systeem in staat meer dan 20 miljoen-gate ontwerpen te leveren met weinig toename van de doorlooptijd. Daarnaast kunnen ingenieurs realiseren een aanzienlijke energiebesparing en rendement verbeteren door middel van geavanceerde energiezuinige ontwerpen en optimalisatie technieken.

EDI-systeem biedt ook een volledige, consistente en convergerende stroom aan te pakken design-for-manufacturing (DFM) en de variabiliteit effecten (lithografie, CMP, thermische, en proces variaties) in de vroege stadia van het ontwerp flow. Door de integratie van het model op basis van DFM en statistische techniek in een uitgebreide preventie-analyse-reparatie flow, de cadans oplossing is in staat de behandeling enorme ontwerpt en levert aanzienlijke productiviteitswinsten opzichte van de traditionele DFM-sluiting oplossingen.

"De Cadence EDI-systeem biedt een aanzienlijk verbeterde productiviteit en time-to-market, terwijl het verminderen van zowel de kosten en risico's met geavanceerde halfgeleiders ontwerp," zei Dr Chi-Ping Hsu, senior vice-president van de uitvoering onderzoek en ontwikkeling bij Cadence. "De EDI-systeem in staat NEC Electronics op tape-out zijn 40-nm ASIC ontwerpen, waarbij de ongelooflijk complexe integratie van meer dan 20 miljoen poorten in een enkele, low-power, ruimte-efficiënt apparaat. We zijn al de rij stonden om extra uit te voeren geavanceerde knooppunt ontwerpen met NEC Electronics, met behulp van EDI-systeem met geavanceerde knooppunt mogelijkheden om snelle, voorspelbare ontwerp convergentie te bereiken. "

Last Update: 3. October 2011 11:55

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit