NEC通过前沿的40纳米的ASIC设计Cadence的EDI系统

Published on January 26, 2010 at 12:58 AM

,在全球电子设计创新领先企业Cadence设计系统公司(纳斯达克股票代码:CDNS ),和NEC电子公司(TSE:6723)的半导体解决方案的领先供应商,今天宣布,NEC电子已采用Cadence ®遭遇®数字实现(EDI)系统,并成功地在十余针对CB40L(40纳米低功耗)工艺技术已经成功地录制了几个设计的复杂的ASIC设计。

利用超过20万门,新的ASIC的规模增加了两到四倍,超过以往的设计,针对55纳米(nm)和90纳米工艺技术​​。 EDI系统的多线程处理,网表到网表的编译和集成DFM优化和时序签收分析,简化了大型ASIC设计流程。

“我们是比较满意的,Cadence的EDI系统是完全有能力解决我们的领先设计挑战,说:”晃登达,设备平台第一的SoC NEC电子公司ASIC部门的业务开发部,策划部经理。 “EDI系统,使我们能够投片面积高效的设计,利用终端到终端,多线程解决方案,同时维持时间到市场。”

Cadence的EDI系统是一个可配置和可扩展的高性能,高容量,高密度电子设计的可扩展的设计解决方案。

ASIC设计变得更大,更多的变数,站在正确实施的方式。 EDI系统,其关键部件,包括Encounter时序系统和Encounter RTL编译器,结合带来可预见性入方程,在更高质量的硅。与此同时,集成系统的多重能力,使超过20万门的设计与周转时间略有增加交付。此外,工程师们可以实现显著节省功耗,并通过先进的低功耗设计和优化技术,产量提高。

EDI系统还提供了一个完整,一致和趋同的流动,以解决设计,制造(DFM)和变异的影响(光刻,CMP,热学,和工艺变化)在设计流程的早期阶段。 Cadence解决方案通过集成基于模型的东风,全面的预防分析修复流量统计技术,是能够处理庞大的设计和传统的DFM封闭的解决方案提供了显着的生产率。

“Cadence的EDI系统提供了显着提高生产率和市场,同时减少与先进的半导体设计相关的成本和风险,实施研究和开发在Cadence的高级副总裁,博士说:”徐季平。 “我们已经列队执行其他EDI系统启用NEC电子出带其40纳米的ASIC设计,涉及超过20万门,在一个单一的,低功耗,面积,高效率的设备极其复杂的整合。 NEC电子先进的节点设计,使用先进的节点能力的电子数据交换系统,以达到快速,可预测的设计收敛。“

Last Update: 7. October 2011 16:58

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit