Las técnicas actuales de la litografía óptica para dispositivos semiconductores patrones están rápidamente llegando a sus límites. Mientras que la litografía de inmersión con doble modelado parece ser extensible a 19nm para dispositivos de memoria flash y, posiblemente, a 15nm diseños lógica, la litografía EUV es considerado como el más probable sucesor.
Sin embargo, es vital que la litografía EUV y sus procesos relacionados con la producción están listos para esta importante transición - capaz de alcanzar niveles aceptables de productividad y rendimiento. El 24 de febrero, Applied Materials será el anfitrión de un seminario en profundidad para explorar las técnicas que se requieren para que sea rentable escalamiento avanzado.
Bajo el título "Tecnologías de alta productividad para la litografía de próxima generación", el foro contará con expertos de la lógica y los fabricantes de fundición, consorcios de investigación y el sector de equipos. Durante un día completo de presentaciones técnicas en el Hotel Santa Clara en San José, California, los ponentes presentarán los últimos avances en la máscara y el patrón de la oblea, inspección y metrología, que son mejorar tanto la precisión y la productividad del proceso.
Ponentes: Chas Archie - los físicos, IBM
Ben Bunday - Miembro Senior del Personal Técnico, SEMATECH
Jo Buscadores - Miembro, ASML
Ted Liang - Ingeniero Senior Staff, Intel
Hans Stork - Director de Tecnología de Silicio del Grupo de Sistemas Aplicados de Materiales
Obert de madera - Miembro Principal del personal técnico, GLOBALFOUNDRIES
Dónde: Sainte Claire Hotel,
302 S Market Street, San Jose, CA 95113
Cuándo: Miércoles, 24 de febrero 2010
Horario: 9:00 am-9: 30am Registro
9:30 am-4: 30pm programa del Seminario
4:30 pm-6: 30pm recepción
Fuente: http://www.appliedmaterials.com/