Site Sponsors
  • Oxford Instruments Nanoanalysis - X-Max Large Area Analytical EDS SDD
  • Strem Chemicals - Nanomaterials for R&D
  • Park Systems - Manufacturer of a complete range of AFM solutions
Posted in | Nanoelectronics

Proceso del 28nm HP de TSMC del Soporte de Tecnologías de SiWare de la Lógica de Virage

Published on April 15, 2010 at 5:17 AM

Virage Logic Corporation (NASDAQ: VIRL), el socio de confianza del IP de la industria del semiconductor, amplía su liderazgo anunciando una habitación completa de 28 compiladores (nm) de la memoria del nanómetro y las bibliotecas de la lógica en el Alto-k Metal de TSMC Bloquean (28nm HP) proceso.

Siguiendo en el éxito temprano de su diseño 40nm-node, dos de los prolongados clientes de la compañía han adoptado ya la tecnología de Memoria de 28nm SiWare. La Lógica de Virage ha tenido partes frontales del compilador de la memoria 28nm disponibles desde diciembre de 2009.

El Ideal para los clientes en los gráficos, establecimiento de una red, almacenamiento, teléfono celular, y otras aplicaciones del alto rendimiento que requieren la alta densidad y energía baja, tecnología de SiWare 28nm de la Lógica de Virage proporciona a un tablero de instrumentos de opciones para activar reducido muere talla, administración óptima de la potencia, alto rendimiento y prueba y las opciones de la reparación. Esta capacidad permite a clientes distinguir sus productos en cuanto a velocidad, a área, a potencia dinámica, a potencia a la escucha, y a costo.

A finales de 2009, la Lógica de Virage anunció sus primeros tapeouts de la viruta de la prueba 28nm. La metodología avance de la viruta de la prueba de la Lógica de Virage incorpora la prueba de la en-velocidad con el uso de sus herramientas del Navegador del Sistema de Memoria de STAR™ y del Silicio de STAR™ de medir la variabilidad de la estabilidad de la célula de dígito binario de SRAM, sistemática y dinámica. Esto se logra con los algoritmos integrados de la prueba que se adaptan para los procesos avanzados para una confiabilidad de producto más alta y el tiempo-a-rendimiento acelerado. Estos aumentos del manufacturability permiten a clientes disminuir sus riesgos en 28nm y acelerar su rampa al volumen.

“Edificio en el éxito probado de la compañía sobre de 20 clientes que usan la tecnología del 40nm de la Lógica de Virage - que incluye compiladores de la memoria, bibliotecas de la lógica, la prueba embutida y soluciones de la optimización del rendimiento, y el IP del interfaz de alta velocidad - los adoptantes tempranos de la tecnología 28nm pueden reducir su riesgo del diseño, tiempo-a-mercado, y el costo de revelado,” dijo a Brani Buric, vicepresidente ejecutivo del márketing y de las ventas para la Lógica de Virage. “Con memoria de la Lógica de Virage y lógica ya en la producción en masa en 40nm en TSMC, clientes puede confiar en nuestro carril-archivo probado para sus diseños 28nm.”

“Estamos satisfechos trabajar con la Lógica de Virage en utilizar el proceso de TSMC 28nm,” dijo a Shauh-Teh Juang, director mayor del márketing de la infraestructura del diseño para TSMC. “Con el IP del 40nm de la Lógica de Virage ahora en la producción en masa, observamos hacia adelante a otra colaboración acertada 28nm en el servicio de nuestros clientes mutuos para lograr una rampa rápida a la producción en grandes cantidades.”

“La Lógica de Virage y la sociedad de TSMC está permitiendo a los adoptantes tempranos de la industria proceder con confianza en los nodos de proceso avanzados,” Wawrzyniak Rico conocido, analista senior, Investigación de Semico. “Edificio en el impulso fuerte que esta sociedad ha establecido en el nodo 40nm, Me no sorprenden que varios clientes han seleccionado ya las memorias de SiWare de la Lógica de Virage para el uso en el proceso del 28nm de TSMC.”

La Memoria de SiWare de la Lógica de Virage utiliza todas las técnicas de administración (SoC) importantes de la potencia de la sistema-en-viruta incluyendo implantes opcionales/a elección (DVFS) Dinámicos de la Graduación A Escala de la Frecuencia del Voltaje, del transistor del umbral, y los modos múltiples de la administración de la potencia a la escucha que pueden salvar la potencia a la escucha 50-90%.

La Memoria de SiWare proporciona a las configuraciones múltiples de la memoria para los equilibrios óptimos del área y de la velocidad junto con la caracterización caso-basada integrada y automatizada avanzada para la exactitud. También ofrece múltiplo modos de cronometraje caracterizados para utilizar operaciones de baja tensión con el alto rendimiento, y autoexamen y reparación incorporados integrados para la prueba de la en-velocidad.

Los nodos de proceso Avanzados tales como 40nm y 28nm requieren métodos avanzados de la caracterización simular correctamente los efectos de la variación de proceso. La Lógica de Virage ha desarrollado AutoChar TM, compilador sofisticado y exacto y caso basado el sistema de la caracterización, para reducir dramáticamente hora de desarrollar y de desplegar compiladores de la memoria. Este paquete completo de la caracterización del software se ofrece para proveer de clientes la capacidad de explorar un arsenal extenso de dimensiones del proceso, del voltaje y de la temperatura (PVT).

Las bibliotecas de la Lógica de SiWare incluyen las células estándar rendimiento-optimizadas para una amplia variedad de aplicaciones del diseño con variantes múltiples del proceso del umbral. Las bibliotecas de la Lógica de SiWare se ofrecen en dos configuraciones separadas para optimizar los circuitos para De Alta Velocidad o De alta densidad. Los Conjuntos de la Optimización de la Potencia de SiWare proveen de proyectistas las capacidades más avanzadas de la administración de la potencia.

Fuente: http://www.viragelogic.com/index_en.asp

Last Update: 12. January 2012 23:00

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit