Site Sponsors
  • Strem Chemicals - Nanomaterials for R&D
  • Park Systems - Manufacturer of a complete range of AFM solutions
  • Oxford Instruments Nanoanalysis - X-Max Large Area Analytical EDS SDD
Posted in | Nanoelectronics

Virage 논리의 SiWare 기술 지원 TSMC의 28nm HP는 가공합니다

Published on April 15, 2010 at 5:17 AM

Virage Logic Corporation (NASDAQ: VIRL는 28 나노미터 기억 장치 컴파일러의 가득 차있는 한 벌을 알려서), 반도체 산업의 신뢰한 IP 파트너, 그것의 (nm) 지도적 위치를 확장하고 TSMC의 높은 K 금속에 논리 도서관은 (28nm HP) 프로세스를 문을 답니다.

그들의 40nm 마디 디자인의 초기 성공에 따라서, 회사의 오래 계속되는 고객의 2개는 이미 28nm SiWare 기억 장치 기술을 채택했습니다. Virage 논리에는 2009년 12월부터 유효했던 28nm 기억 장치 컴파일러 프런트 엔드가 있었습니다.

도표에 있는 고객을 위한 이상은, 네트워킹, 저장, 셀룰라 전화 및 고밀도와 낮은 힘, Virage 논리의 SiWare 28nm 기술을 요구하는 가능하게 하기 위하여 그밖 고성능 응용 선택권의 대쉬보드를 감소시켜 정지합니다 규모, 최적 힘 관리, 고성능 및 시험 및 수선 선택권 제공합니다. 이 기능은 고객을 속도, 지역, 동적인 힘, 비상 전원 및 비용에 관하여 그들의 제품을 분화하는 가능하게 합니다.

늦은 2009년에, Virage 논리는 그것의 첫번째 28nm 시험 칩 tapeouts를 알렸습니다. Virage 논리의 진행한 시험 칩 방법론은 SRAM 비트 세포 안정성의, 체계 및 동 가변성을 측정하는 그것의 STAR™ 메모리 시스템과 STAR™ 실리콘 브라우저 공구의 사용을 통해 에 속도 테스트를 통합합니다. 이것은 더 높은 제품 신뢰도 및 가속한 시간 에 수확량을 위한 향상된 프로세스를 위해 맞추어지는 통합 시험 산법으로 달성됩니다. 이 manufacturability 증진은 고객을 그들의 위험을 28nm에 극소화하고 양에 그들의 경사로를 가속하는 가능하게 합니다.

"기억 장치 컴파일러, 논리 도서관, 내재되어 있던 시험 및 수확량 최적화 해결책을 포함하는, Virage 논리의 40nm 기술 및 고속 공용영역 IP를 사용해 20명의 고객 이상의 회사의 입증된 성공에 건물 - 초기 28nm 기술 채용자는 그들의 디자인 리스크, 시간 에 시장을 감소시킬 수 있고, 발달의 비용," Brani Buric를 Virage 논리를 위한 매매 그리고 판매의 부사장 말했습니다. "TSMC에 40nm, 고객에 대량 생산에서 Virage 논리 기억 장치 그리고 논리로 이미 그들의 28nm 디자인을 위한 우리의 입증된 대위 기록을 의지할 수 있습니다."

"우리는 TSMC 28nm 프로세스 지원에 있는 Virage 논리로 작동하는 만족됩니다," Shauh-Teh Juang를 TSMC를 위한 디자인 기반 매매의 고위 디렉터 말했습니다. "대량 생산에서 지금 Virage 논리의 40nm IP로, 우리는 우리의 상호적인 높은 볼륨 생산에 단단 경사로를 달성하기 위하여 고객 봉사에 있는 28nm를 다른 성공적인 협력에 기대합니다."

"Virage 논리 및 TSMC 공동체정신은 기업의 초기 채용자를 선임 분석가, Semico 연구 향상된 가공 마디에," 유명한 부유한 Wawrzyniak 자신을 가지고 진행하는 의 가능하게 하고 있습니다. "이 공동체정신이 40nm 마디에 설치한 강한 기세에 건물, 나는 몇몇 고객이 TSMC의 28nm 프로세스에 사용을 이미 Virage 논리의 SiWare 기억 장치를." 선정했다는 것을 기습되지 않습니다

Virage 논리의 SiWare 기억 장치는 동적인 전압 주파수 스케일링 (SoC), 선택 적이고/선택할 수 있는 트랜지스터 문턱 임플란트 (DVFS) 및 50-90% 비상 전원을 절약할 수 있는 다중 비상 전원 관리 최빈값을 포함하여 모든 중요한 시스템 에 칩 힘 관리 기술을 지원합니다.

SiWare 기억 장치는 정확도를 위한 향상된 통합의와 자동화한 경우 기지를 둔 특성과 더불어 최적 지역과 속도 트레이드오프를 다중 기억 장치 아키텍쳐를 제공합니다. 그것은 또한 배수 성격을 나타낸 시기를 정하는 높은 수확량을 가진 낮은 전압 작동을 지원하기 위하여 최빈값을, 및 에 속도 시험을 위한 통합한 붙박이 자기 테스트에 의하여 및 수선 제안합니다.

40nm와 28nm와 같은 향상된 가공 마디는 향상된 특성 방법이 제대로 가공 변이의 효력을 시뮬레이트할 것을 요구합니다. Virage 논리는 극적으로 기억 장치 컴파일러를 개발하고 배치하는 시간을 감소시키기 위하여 AutoChar TM, 정교하고 정확한 컴파일러를 및 경우 기지를 두어 특성 시스템을, 개발했습니다. 이 완전한 소프트웨어 특성 한 벌은 프로세스, 전압 및 온도 (PVT) 차원의 광대한 소집을 탐구하는 기능을 고객에게 제공하기 위하여 제안됩니다.

SiWare 논리 도서관은 다중 문턱 프로세스 이체를 가진 다양한 디자인 응용을 위한 수확량 낙관한 표준 세포를 포함합니다. SiWare 논리 도서관은 2 분리되는 아키텍쳐에서 고속 고밀도를 위한 회로를 낙관하기 위하여 제안됩니다. SiWare 힘 최적화 장비는 가장 진보된 힘 관리 기능을 디자이너에게 제공합니다.

근원: http://www.viragelogic.com/index_en.asp

Last Update: 13. January 2012 02:16

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit