SEMATECH Experts Overzichten Nieuwe ontwikkelingen in de wafer bonding, koper verwijderen en Wafer Dunner

Published on April 21, 2010 at 7:46 PM

Met een focus op het leveren van kosteneffectieve en betrouwbare oplossingen voor de productie bereidheid van 3D-technologie opties snelheid, deskundigen uit SEMATECH 's 3D Interconnect-programma gebaseerd op het College van Nanoscale Science and Engineering (CNSE) Albany NanoTech Complex nieuwe geschetste ontwikkelingen in de wafer bonding, koper verwijdering, en wafer dunner op de 2010 Materials Research Society (MRS) Spring Meeting op 05-09 april in San Francisco, CA.

3D-integratie biedt de belofte van hogere prestaties, een hogere dichtheid, hogere functionaliteit, kleinere form factor, en de mogelijke kostenbesparing. Op dit nieuwe terrein, zullen nieuwe en verbeterde technologieën en integratie nodig zijn om 3D-potentieel als een maakbaar en betaalbaar pad naar behoud van halfgeleiders groei van de productiviteit te realiseren. Bij MRS, SEMATECH onderzoekers een aantal praktische 3D-integratie verwezenlijkingen-toepassing is beschreven in verschillende 3D-processen op gebieden zoals high-aspect ratio TSVs, wafer bonding, en het uitdunnen van de interconnect-test structuren.

"Door gezamenlijk onderzoek, ons doel is het ontwikkelen en nieuwe benaderingen karakteriseren de uitvoering van 3D", zegt Sitaram Arkalgud, directeur van 3D Interconnect-programma SEMATECH's. "Deze praktische benaderingen zijn cruciaal voor de integratie, procesontwikkeling, metrologie, en gereedschap sets die ervoor zorgt dat 3D-TSVs commercieel levensvatbaar zijn."

"De SEMATECH-CNSE partnerschap blijft rijden leading-edge technologie die zal versnellen 3D-processen voor productie," aldus Richard Brilla, CNSE vice-president voor strategie, allianties en consortia. "Dit innovatieve onderzoek zal in staat stellen kritische voorschotten aan onze corporate partners en de wereldwijde nano-elektronica-industrie ten goede komen."

In samenwerking met de UAlbany NanoCollege, specifieke SEMATECH proces vordert gericht op verbetering van 3D-prestaties zijn onder meer:

  • Een praktische benadering van de koper verwijderen van deklagen door middel van chemische mechanisch polijsten (CMP), met behulp van hoge afnamevermogen slurry screening en het behalen van goede resultaten Vlak ontwerp, met een laag polish gebreken, met een snelheid die geschikt zijn voor opkomende 3D TSV koper-toepassingen.
  • Het proces ontwikkeling en de bijbehorende metrologie nodig dunner gebonden 300 mm TSV en niet-TSV gebonden wafers, waardoor een foutloze oppervlak dat aan de eisen voor verdere verwerking voldoet.
  • Een array van metrologie technieken die worden gebruikt bij het karakteriseren van een maakbare wafer binding proces om een ​​leegte en dendriet-vrij obligatie voor handvat wafers te leveren.

3D-programma SEMATECH werd vastgesteld op CNSE's Albany NanoTech Complex om robuuste 300 mm apparatuur en technologie-oplossingen te leveren voor high-volume door-silicium via (TSV) productie. Te versnellen vooruitgang, hebben het programma ingenieurs samen te werken met chipmakers, apparatuur en materialen leveranciers, en assemblage en verpakking dienstverlenende bedrijven uit de hele wereld op de vroege ontwikkeling van uitdagingen, met inbegrip van kosten modellering, technologie optie vernauwing, en de technologische ontwikkeling en benchmarking.

Last Update: 6. October 2011 05:49

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit