Site Sponsors
  • Oxford Instruments Nanoanalysis - X-Max Large Area Analytical EDS SDD
  • Strem Chemicals - Nanomaterials for R&D
  • Park Systems - Manufacturer of a complete range of AFM solutions

Integrerede tilgange til CMOS Logic og Hukommelsesenhed Teknologi og 3D TSV Manufacturing

Published on April 28, 2010 at 8:03 PM

For at fortsætte branchens historiske trend af performance skalering, Sematech eksperter rapporterede om integrerede tilgange til CMOS-logik og hukommelsesenhed teknologi og 3D TSV (gennem silicium via) produktion på den internationale symposium om VLSI teknologi, System and Applications (VLSI-TSA) april 26-28, 2010.

I en serie på otte forskningsartikler, rettet et internationalt team af Sematech forskere de forskellige udfordringer og procesløsninger for udvidelse af avanceret hukommelse og logik teknologier. Papirerne, udvalgt fra hundredvis af indlæg, der er skitseret førende forskning inden for områder som high-k/metal gate materialer, flash hukommelse, og planar og ikke-plane CMOS teknologier.

"De processer, materialer og udstyr strukturer, der vil definere næste generationer af CMOS og ikke-CMOS teknologier, og hvordan de fungerer, når de kombineres som et modul, er af afgørende betydning for at forbedre funktionalitet og ydeevne i fremtidige generationer af enheder," siger Raj jammy, vice president for materialer og ny teknologi. "Den forskning, som blev præsenteret på VLSI-TSA demonstrerer Sematech ledelse og nytænkning i nye materialer, processer og koncepter, der gør CMOS skalering og bane vejen for nye teknologier."

I en potentielt branchens skiftende teknologi, der er beskrevet Sitaram Arkalgud, direktør for Sematech 3D Interconnect-program, et via-midten tilgang til TSV teknologi på en 300 mm platform. Arkalgud diskuteret procesudvikling, modul integration og den samlede forarbejdningsevnen udsigterne for via-midten TSV, en front-end-proces, som giver mulighed for en reduktion i interconnect længde samt en stigning i båndbredde mellem de stablede chips, hvilket resulterer i lavere effekt, højere ydeevne , og øget enhed tæthed.

Derudover, Sematech front-end proces teknologer rapporterede tekniske fremskridt inden for følgende områder:

  • Udforskning af alternativ high-k dielektrika at tackle udfordringer i gate-første og gate-seneste teknologi til de 28 nm node og videre frem. Sematech rapporterede en højere ydelse i en silicium-germanium (SiGe) P-kanal MOSFETs (pFET), når de integreres i et dual channel enkelt metal gate CMOS. I en gate-sidste tilgang, viste Sematech resultater en lav temperatur proces, der opnår den CMOS spænding mål for både N-kanal og P-kanal egnet til 20 nm generation.
  • Fastslå, at den ekstremt høje energi-og rumlig opløsning af synkrotron X-ray photoemission spektroskopi (XPS) og udvidet X-ray absorption fin struktur (EXAFS) teknikker, der anvendes til avancerede hafnium-baserede dielektriske film systemer har afsløret subtile og væsentlige kemiske tilstand og krystal fase overgange, der giver anledning til de mekanismer, der er ansvarlig for forbedret enhedens ydeevne.
  • Identifikation vakuum ultraviolet (VUV) refleksionsevne som en in-line metrologi løsning til at karakterisere sub-nm Al2O3 og La2O3 udjævningen lag på avancerede high-k film stakke.
  • Udforskning af løftet om FinFETs som kandidater til at fortsætte transistor skalering, selv om måling af disse enheder er en udfordring, især for forståelsen af ​​den dielektriske interface, da Si kroppen på disse enheder ikke er tilgængelig for sondering. Ved at skifte fra en transistor til en gated diode, bestemmes Sematech at dette problem kan undgås og robuste, kan meningsfulde målinger opnås.
  • Gennemførelse af en grundig undersøgelse af TANOS strukturer, der fremhæves forskelle i, hvordan nedbrydningen af ​​programmet, slette og fastholdelse modes er domineret af forskellige mekanismer.
  • Gennem en systematisk evaluering af den termiske budget afhængighed af strukturen og ejendom i III-V MOSFET'er, viser reduceret ekstern modstand med laser anneals-en kritisk byggesten for skalering III-V MOSFET'er.
  • Beskrive eksperimentelle observationer af en anstrengt SiGe kvante godt (QW) pMOSFET viser, at det er en lovende kandidat til CMOS-teknologi på 22 nm node og videre frem.
  • Fremhæve nødvendigheden af ​​biaksial stamme teknik til at øge effektiviteten af ​​FinFETs ved at begrænse parasitære modstand, da industrien skalaer forbi de 22 nm noden.

Den internationale symposium om VLSI teknologi, er systemer og applikationer (VLSI-TSA), sponsoreret af Institute of Electrical and Electronics Engineers, eller IEEE, en førende professionelle forening til fremme af teknologi i forbindelse med Taiwans Industrial Technology Research Institute (ITRI). VLSI-TSA er en af ​​mange industri fora Sematech bruger til at samarbejde med forskere og ingeniører fra virksomheder, universiteter og andre forskningsinstitutioner, hvoraf mange er forskningspartnere.

Last Update: 4. October 2011 07:32

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit