Geïntegreerde benaderingen van CMOS-logica en geheugen Device Technology en 3D TSV Manufacturing

Published on April 28, 2010 at 8:03 PM

Om verder te gaan in de branche historische trend van de prestaties van scaling, SEMATECH deskundigen gerapporteerd over een geïntegreerde aanpak om de CMOS-logica en geheugen apparaat technologie en 3D TSV (door silicium via) de productie op de Internationale Symposium over VLSI Technology, Systeem en Toepassingen (VLSI-TSA) op april 26-28, 2010.

In een serie van acht research papers, een internationaal team van onderzoekers SEMATECH in op de verschillende uitdagingen en het proces-oplossingen voor de uitbreiding van geavanceerde geheugen en logica technologieën. De papieren, geselecteerd uit honderden inzendingen, schetste leading-edge onderzoek op gebieden zoals high-k/metal gate materialen, flash-geheugen, en vlakke en niet-planaire CMOS-technologieën.

"De processen, materialen, en het apparaat structuren die zal bepalen volgende generaties van de CMOS-en non-CMOS-technologie, en hoe ze functioneren wanneer het wordt gecombineerd als een module, is van cruciaal belang om de functionaliteit en prestaties in toekomstige generaties van apparaten te verbeteren", zei Raj Jammy, vice-president van materialen en Emerging Technologies. "Het onderzoek dat werd gepresenteerd op VLSI-TSA toont SEMATECH's leiderschap en innovatief denken in nieuwe materialen, processen en concepten die CMOS schaalvergroting mogelijk te maken en de weg vrijmaken voor nieuwe technologieën."

In een potentieel industrie veranderende technologie, Sitaram Arkalgud, directeur van 3D Interconnect-programma SEMATECH's, beschreef een via-mid benadering van de TSV-technologie op een 300 mm-platform. Arkalgud besproken proces van ontwikkeling, module-integratie en de totale maakbaarheid vooruitzichten voor via-mid TSV, een front-end proces dat een vermindering van de interconnect lengte en een verhoging van de bandbreedte tussen de gestapelde chips maakt, resulterend in lagere vermogen, hogere prestaties , en verhoogde het apparaat dichtheid.

Bovendien, SEMATECH front-end proces technologen gemeld technische vooruitgang op de volgende gebieden:

  • Het verkennen van andere high-k diëlektrica om de uitdagingen in de gate-de eerste en laatste gate-technologie voor de 28 nm node en daarbuiten adres. SEMATECH rapporteerde een hogere prestatie in een silicium-germanium (SiGe) P-kanaal MOSFET (pFET) wanneer geïntegreerd in een dual channel enkele metalen hek CMOS. In een gate-laatste benadering, SEMATECH resultaten toonden een lage temperatuur proces dat de CMOS-voltage doelstelling voor zowel de N-kanaal en de P-kanaal geschikt voor 20 nm generatie bereikt.
  • Vast te stellen dat de extreem hoge energie-en ruimtelijke resolutie van synchrotron X-ray foto-emissie spectroscopie (XPS) en extended X-ray absorptie fijne structuur (EXAFS) technieken die worden toegepast om geavanceerde hafnium-gebaseerde diëlektrische film systemen subtiele en belangrijke chemische toestand en kristalfase onthuld overgangen die aanleiding geven tot de mechanismen die verantwoordelijk zijn voor betere prestaties van het apparaat.
  • Het identificeren van vacuüm ultraviolet (VUV) reflectie als een in-line metrologie oplossing voor het karakteriseren van sub-nm Al2O3 en La2O3 aftopping lagen op geavanceerde high-k film stacks.
  • Verkenning van de belofte van FinFET als kandidaat voor de voortzetting van transistor schalen, ook al is het meten van deze apparaten biedt uitdagingen, met name voor het begrijpen van de diëlektrische-interface, omdat de Si lichaam op deze apparaten is niet beschikbaar voor het sonderen. Door het veranderen van een transistor naar een gated diode, SEMATECH vastgesteld dat dit probleem kan worden vermeden en robuust, zinvolle metingen kunnen worden verkregen.
  • Het uitvoeren van een grondige studie van TANOS structuren die duidelijk verschillen in hoe de afbraak van het programma, te wissen, en retentie modes worden gedomineerd door verschillende mechanismen.
  • Door middel van een systematische evaluatie van de thermische budget afhankelijk van de structuur en de eigendom van III-V MOSFET's, waaruit blijkt minder externe weerstand met een laser anneals-een belangrijke bouwsteen voor schaalvergroting III-V MOSFET.
  • Het beschrijven van experimentele waarnemingen van een gespannen SiGe quantum goed (QW) pMOSFET, waaruit blijkt dat het een veelbelovende kandidaat voor CMOS-technologie op 22 nm node en daarbuiten.
  • Het accentueren van de noodzaak van biaxiale spanning techniek om de prestaties van FinFET stimuleren door middel van het verminderen van parasitic weerstand als de industrie schubben langs de 22 nm node.

De Internationale Symposium over VLSI Technology, is Systems and Applications (VLSI-TSA) gesponsord door het Institute of Electrical and Electronics Engineers of IEEE, een toonaangevende beroepsvereniging voor de vooruitgang van de technologie in samenwerking met Industrial Technology Taiwan's Research Institute (ITRI). VLSI-TSA is een van de vele industrie forums SEMATECH samenwerken op het gebruik met wetenschappers en ingenieurs van bedrijven, universiteiten en andere onderzoeksinstellingen, van wie velen zijn onderzoek partners.

Last Update: 4. October 2011 07:32

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit