Site Sponsors
  • Park Systems - Manufacturer of a complete range of AFM solutions
  • Strem Chemicals - Nanomaterials for R&D
  • Oxford Instruments Nanoanalysis - X-Max Large Area Analytical EDS SDD

Aproximações Integradas à Tecnologia do Dispositivo da Lógica e de Memória do CMOS e à Fabricação de 3D TSV

Published on April 28, 2010 at 8:03 PM

Para continuar a tendência histórica da indústria da escamação do desempenho, os peritos de SEMATECH relataram em aproximações integradas à tecnologia do dispositivo da lógica e de memória do CMOS e em fabricação de 3D TSV (através do silicone através de) no Simpósio Internacional na Tecnologia do VLSI, no Sistema e nas Aplicações (VLSI-TSA) os 26-28 de abril de 2010.

Em uma série de oito artigos de investigação, uma equipe internacional de pesquisadores de SEMATECH endereçou os vários desafios e as soluções do processo para estender avançaram tecnologias da memória e da lógica. Os papéis, selecionados das centenas de submissões, esboçaram a pesquisa da vanguarda nas áreas tais como materiais altos-k/do metal porta, memória Flash, e tecnologias planares e não-planares do CMOS.

“Os processos, materiais, e estruturas do dispositivo que definirão próximas gerações as tecnologias de CMOS e não-CMOS, e como funcionam quando combinadas como um módulo, são da importância crítica para aumentar a funcionalidade e o desempenho nas futuras gerações de dispositivos,” disse Raj Jammy, vice-presidente dos Materiais e de Tecnologias Emergentes. “A pesquisa que foi apresentada em VLSI-TSA demonstra a liderança e o pensamento inovativo de SEMATECH nos materiais, nos processos e nos conceitos novos que permitem a escamação do CMOS e pavimentam a maneira para tecnologias emergentes.”

Em uma tecnologia potencial indústria-em mudança, Sitaram Arkalgud, director do programa da Interconexão do 3D de SEMATECH, descreveu uma aproximação através-meados de à tecnologia de TSV em uma plataforma de 300 milímetros. Arkalgud discutiu a revelação de processo, a integração do módulo e a probabilidade total para TSV através-meados de, um processo do manufacturability da parte frontal que permitisse uma redução do comprimento da interconexão assim como um aumento na largura de faixa entre as microplaquetas empilhadas, tendo por resultado uma mais baixa potência, um desempenho mais alto, e aumentasse a densidade do dispositivo.

Adicionalmente, os tecnólogos do processo da parte frontal de SEMATECH relataram avanços técnicos nas seguintes áreas:

  • Dieléctricos altos-k alternativos de Exploração para endereçar dentro a porta-primeira dos desafios e porta-última tecnologia para o nó de 28 nanômetro e além. SEMATECH relatou um desempenho mais alto em MOSFETs de um P-Canal (SiGe) do germânio do silicone (pFET) quando integrado em uma única porta de duplo canal CMOS do metal. Em uma porta-última aproximação, os resultados de SEMATECH mostraram um processo da baixa temperatura que conseguisse o alvo da tensão do CMOS para o canal de N e o canal de P apropriados para a geração de 20 nanômetro.
  • Determinando que extremamente o de alta energia e a definição espacial do synchrotron Radiografam a espectroscopia da fotoemissão (XPS) e a estrutura fina da absorção prolongada do Raio X (EXAFS) as técnicas aplicadas aos sistemas dieléctricos háfnio-baseados avançados do filme revelaram as transições de fase químicas subtis e significativas do estado e do cristal que causam os mecanismos responsáveis para o desempenho melhorado do dispositivo.
  • Identificando a reflectividade ultravioleta (VuV) do vácuo como uma em-linha solução da metrologia para caracterizar as camadas Al2O3 e La2O3 tampando de secundário-nanômetro em pilhas altas-k avançadas do filme.
  • Explorando a promessa de FinFETs como candidatos para a escamação de continuação do transistor, mesmo que medir estes dispositivos apresente desafios, particularmente para compreender a relação dieléctrica, desde que o corpo do Si nestes dispositivos não está disponível para sondar. Mudando de um transistor a um diodo bloqueado, SEMATECH determinou que este problema pode ser medidas evitadas e robustas, significativas pode ser obtido.
  • Conduzindo um estudo completo das estruturas de TANOS que destacaram diferenças em como a degradação do programa, o erase, e os modos da retenção são dominados por mecanismos diferentes.
  • Com uma avaliação sistemática da dependência térmica do orçamento da estrutura e da propriedade de MOSFETs de III-V, demonstrar a resistência externo reduzida com laser recoze-um o bloco de apartamentos crítico para escalar MOSFETs de III-V.
  • Descrevendo as observações experimentais de um pMOSFET esticado do poço do quantum (QW) de SiGe, mostrando que é um candidato prometedor para a tecnologia do CMOS no nó de 22 nanômetro e além.
  • Destacando a necessidade da engenharia biaxiaa da tensão para impulsionar o desempenho de FinFETs com da diminuição da resistência parasítica como as escalas da indústria após o nó de 22 nanômetro.

O Simpósio Internacional na Tecnologia do VLSI, nos Sistemas e nas Aplicações (VLSI-TSA) é patrocinado pelo Instituto de Elétrico e de Engenheiros Electrónicos, ou por IEEE, uma associação profissional principal para o avanço da tecnologia em colaboração com o Instituto de Investigação Industrial da Tecnologia de Taiwan (ITRI). VLSI-TSA é um de muitos usos dos fóruns SEMATECH da indústria colaborar com os cientistas e os coordenadores dos corporaçõs, as universidades e as outras instituições de pesquisa, muitas de quem são sócios da pesquisa.

Last Update: 12. January 2012 08:56

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit