Site Sponsors
  • Strem Chemicals - Nanomaterials for R&D
  • Oxford Instruments Nanoanalysis - X-Max Large Area Analytical EDS SDD
  • Park Systems - Manufacturer of a complete range of AFM solutions

Интегрированные Подходы к Технологии Прибора Логики и Памяти CMOS и Изготавливанию 3D TSV

Published on April 28, 2010 at 8:03 PM

Продолжать тенденцию индустрии историческую шкалирования представления, специалисты SEMATECH сообщили на интегрированных подходах к технологии прибора логики и памяти CMOS и изготавливании 3D TSV (через кремний через) на Международном Симпозиуме на Технологии VLSI, Системе и Применениях (VLSI-TSA) 26-ого-28 апреля 2010.

В ряду 8 исследований, международная команда исследователей SEMATECH адресовала различные возможности и отростчатые разрешения для удлинять выдвинули технологии памяти и логики. Бумаги, выбранные от сотни представлений, конспектировали исследование ведущей кромки в зонах как материалы высоких-k/металла строба, флэш-память, и плоскостные и non-плоскостные технологии CMOS.

«Процессы, материалы, и структуры прибора которые определят следующие поколени технологии CMOS и non-CMOS, и как они действуют совмещано как модуль, критической важности для того чтобы увеличить функциональность и проведение в будущих поколениях приборов,» сказал Raj Jammy, недостаток - президент Материалов и Вытекая Технологии. «Исследование которое на VLSI-TSA демонстрирует водительство и новаторский думать SEMATECH в новых материалах, процессах и принципиальных схемах которые включают шкалирование CMOS и вымощают путь для вытекая технологий.»

В одной потенциально индустри-изменяя технологии, Sitaram Arkalgud, директор программы Соединения 3D SEMATECH, описало через-средний подход к технологии TSV на платформе 300 mm. Arkalgud обсудило отростчатое развитие, внедрение модуля и общий внешний вид manufacturability для через-среднего TSV, процесс начала который позволяет уменьшению в длине соединения так же, как увеличению в ширине полосы частот между штабелированными обломоками, приводящ к в более низкой силе, высокий класс исполнения, и увеличило плотность прибора.

Дополнительно, технологи процесса начала SEMATECH сообщили технические выдвижения в следующие области:

  • Исследуя альтернативные высокие-k dielectrics для того чтобы адресовать строб-первую возможностей внутри и строб-последнюю технологию для узла 28 nm и за пределами. SEMATECH сообщило высокий класс исполнения в MOSFETs P-Канала (SiGe) германего кремния (pFET) интегрировано в двойное - направьте одиночный строб CMOS металла. В строб-последнем подходе, результаты SEMATECH показали процесс низкой температуры который достигает цели напряжения тока CMOS как для канала N, так и для канала P соответствующих для поколения 20 nm.
  • Определяющ что весьма высокая энергия и пространственное разрешение синхротрона Рентгенизируют спектроскопию фотоэмиссии (XPS) и выдвинутая тонкая структура Поглощения рентгеновских лучей (EXAFS) методы прикладные к предварительным гафни-основанным диэлектрическим системам фильма покажите тонкие и значительно химические переходы участка положения и кристалла которые дают подъем к механизмам ответственным для улучшенного представления прибора.
  • Определяющ отражательную способность вакуума (VuV) ультрафиолетов как встроенное разрешение метрологии для характеризовать слои Al2O3 и La2O3 sub-nm покрывая на предварительных высоких-k стогах фильма.
  • Исследующ посыл FinFETs как выбранные для продолжая шкалирования транзистора, даже если измерять эти приборы представляет возможности, в частности для понимать диэлектрический интерфейс, в виду того что тело Si на этих приборах не доступно для зондировать. Путем изменять от транзистора к отстробированному диоду, SEMATECH определило что эта проблема может быть во избежаниеые и робастные, содержательные измерения можно получить.
  • Дирижирующ тщательное изучение структур TANOS которые выделили разницы в как ухудшение программы, erase, и режимы удерживания преобладаны различными механизмами.
  • Через систематическую оценку термальной зависимости бюджети структуры и свойства MOSFETs III-V, демонстрировать уменьшенное сопротивление внешней цепи с лазером обжигает- критический строительный блок для вычислять по маштабу MOSFETs III-V.
  • Описывать экспириментально замечания напряженного pMOSFET колодца суммы (QW) SiGe, показывая что это перспективнейший выбранный для технологии CMOS на узле 22 nm и за пределами.
  • Выделяющ необходимость двухосного инженерства напряжения для того чтобы форсировать представление FinFETs через уменьшение паразитного сопротивления как маштабы индустрии за узлом 22 nm.

Спонсируют Международный Симпозиум на Технологии VLSI, Системах и Применениях (VLSI-TSA) Институтом Инженеров Электрических и Электроники, или IEEE, ведущим профессиональным объединением для выдвижения технологии в сотрудничестве с Научно-исследовательским Институтом Технологии Тайвани Промышленным (ITRI). VLSI-TSA один из много польз форумов SEMATECH индустрии сотрудничать с научными работниками и инженерами от корпораций, университетов и других научно-исследовательских институтов, много из кому соучастники исследования.

Last Update: 12. January 2012 23:43

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit