综合办法CMOS逻辑和存储器设备技术和3D TSV的制造

Published on April 28, 2010 at 8:03 PM

要继续业界性能扩展的历史趋势,SEMATECH联盟专家报告的CMOS逻辑和内存设备技术和3D TSV(通过硅通过)制造超大规模集成电路技术,系统和应用(VLSI - TSA)国际研讨会于四月综合办法26-28日,2010年。

SEMATECH联盟的研究人员的国际团队在一系列八个研究论文,涉及的各种挑战,为扩大先进的存储器和逻辑技术和工艺解决方案。概述的论文,从数以百计的意见书选择,如high-k/metal门的材料,快闪记忆体,平面和非平面CMOS技术领域的前沿研究。

拉吉说:“”的流程,材料和器件结构,将定义下一代的CMOS与非CMOS技术,以及它们如何运作作为一个模块相结合,提高子孙后代的设备的功能和性能是至关重要的,容易的,材料和新兴技术的副总裁。 “VL​​SI - TSA提出的研究结果表明SEMATECH的领导下,在新材料,工艺和概念,使CMOS缩放,并为新兴技术的方式和创新思维。”

一个潜在的行业不断变化的技术,Sitaram Arkalgud,SEMATECH的三维互连计划主任,描述了通过中TSV技术在300毫米平台。 Arkalgud讨论发展过程中,模块集成,通过中期TSV的,允许在减少互连长度以及堆叠芯片之间增加了对带宽的前端过程的整体制造前景,导致较低的功耗,更高的性能,并增加设备的密度。

此外,SEMATECH前端工艺技术人员在以下几个方面的技术进步:

  • 开发替代高k电介质,以解决门一门最后的28纳米节点及以后技术的挑战。 SEMATECH联盟的报道,在一个硅锗(SiGe)P沟道MOSFET(pFET管)更高的性能,当集成到双通道单金属栅CMOS。在最后一个门的方式,SEMATECH联盟结果显示低温过程,可实现N通道和P通道,适用于20纳米的CMOS电压目标。
  • 确定同步辐射X射线光电子能谱(XPS)和扩展X射线吸收精细结构(EXAFS)技术应用到先进的基于铪的介质膜系统的能量和极高的空间分辨率已经透露了​​微妙而重要的的化学状态和晶相转换引起的负责机制,提高了设备​​的性能。
  • 在线测量解决方案作为一个先进的高- k薄膜堆叠子纳米Al2O3和La2O3的覆盖层特征识别真空紫外(VUV)的反射率。
  • 探索持续晶体管缩放候选人FinFET元件的承诺,即使测量这些设备提出了挑战,特别是对了解介质界面,因为这些设备上的SI身正,不用于探测。通过改变晶体管的门控二极管,SEMATECH联盟确定这个问题是可以避免的,强大的,有意义的测量,可以得到。
  • TANOS结构进行深入研究如何编程,擦除和保留模式的退化主要是由不同的机制,突出差异。
  • 通过的III - V族MOSFET的结构和属性的热预算的依赖,演示用激光退火一个缩放III - V族的MOSFET的关键构建块的外部电阻降低,系统的评价。
  • 形容紧张的SiGe量子阱(QW)PMOSFET的实验观察,表明它是一个有希望的候选人在22纳米节点及以后的CMOS技术的。
  • 突出双轴应变工程的必要性,提高FinFET器件的性能,通过减少寄生电阻为过去的22纳米节点的行业级。

在超大规模集成电路技术国际研讨会,系统和应用(VLSI - TSA)是赞助由电气和电子工程师学会,IEEE,一个领先的技术与台湾工业技术研究学院(工研院)地位的专业协会。 VLSI - TSA是SEMATECH联盟合作,与来自公司,大学和其他研究机构的科学家和工程师,其中许多人是研究伙伴使用的许多行业论坛之一。

Last Update: 3. October 2011 03:56

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit