Posted in | Nanoelectronics

Cadence社、IBMは、32 nmのシリコンオンインシュレータの下で高性能IPを作成する

Published on May 25, 2010 at 2:18 AM

ケイデンスデザインシステムズ社(NASDAQ:CDNの)、EDA360のグローバルリーダーが、今日はリスクと時間を削減しながら顧客は最先端のデザインを提供するのに役立つ高性能な統合に最適化されたIPを作成するためにIBMとの共同開発契約を発表複雑なSoC設計の統合に関連する。

契約に基づき、企業は、32ナノメートルのシリコンオンインシュレータの下にDDR PHYは、メモリコントローラ、およびそのようなPCIeおよびイーサネットなどのプロトコルを開発する。技術は、サーバ、ビデオゲームや他のデバイスで使用され、新たに発表されたケイデンス®のオープンな統合プラットフォームを通じて利用できるようになります。

そのEDA360ビジョンの中核となるコンポーネントは、Cadence社のオープンな統合プラットフォームは、統合設計環境、統合、最適化されたIPおよびオンデマンドの統合サービス、すべてのケイデンスの主要なミックスドシグナルおよびデジタル設計、検証および実装技術によって容易に構成​​されています。

"予選と複雑なIPを統合する多くのお客様にとってコストと負担増です"とのVishal Kapoorさん、副社長、Cadence社の製品管理は言った。 "我々は、彼らが唯一のサイズと複雑さで成長していくSoCやシステムに立ち向かうようにエンジニアリングチームのためにその負担の一部を軽減するためにIBMと提携することを楽しみにして。"

"我々はケイデンスとで作業しているIPは、お客様がより強力な、より高い帯域幅のネットワークと通信技術を構築できるようになりますアートビルディングブロックの状態を提供する、"マリーアンゲロプロス、ディレクター、IBMマイクロエレクト​​ロニクスは言った。 "Cadence社とのコラボレーションにより、プロセスおよび通信インフラストラクチャの新世代を構築するために必要なツールを顧客に提供するIP開発におけるケイデンスの経験を持つIP技術の開発と統合におけるIBMの専門知識を兼ね備えています。"

ソース: http://www.cadence.com/

Last Update: 4. October 2011 17:35

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit