Posted in | Nanoelectronics

节奏,创建高性能 IP 的 IBM 在 32 nm 绝缘体上硅薄膜下

Published on May 25, 2010 at 2:18 AM

Cadence Design Systems, Inc. (那斯达克: CDNS),在 EDA360 的全球领导先锋,今天宣布了一个联合开发协议以 IBM 创建将帮助客户提供前进设计的高性能综合化优化 IP,当减少风险和时间与集成复杂 SoC 交往设计时。

根据这个协议,公司将开发 DDR PHYs,内存管理员和协议例如 PCIe 和以太网在 32 毫微米绝缘体上硅薄膜下。 技术用于服务器,电子游戏和其他设备,并且通过最近宣布的 Cadence® 开放综合化平台是可用的。

其 EDA360 远见核心要素,节奏开放综合化平台包括节奏的主导的混杂信号和数字式设计、核实和实施技术和按需式综合化服务,所有实现的综合化设计环境、综合化优化 IP。

“合格的和集成的复杂 IP 是昂贵的,并且许多的生长间接费用我们的客户”,说 Vishal Kapoor,产品管理副总统,节奏。 “我们盼望与 IBM 免除一些的合作设计的小组该间接费用,当他们埋头苦干只将继续在大小上增长和复杂的 SoCs 和系统”。

“我们与节奏一起使用的 IP 将提供将允许我们的客户编译更加强大的科技目前进步水平构件,更高的带宽网络连接和通讯技术”,说 Marie Angelopoulos,微电子学主任, IBM。 “与节奏的此协作与在 IP 发展的节奏的经验在供给开发的和集成的进程中结合 IBM 的专门技术和 IP 技术客户把必要的工具建立通信基础设施的新一代”。

来源: http://www.cadence.com/

Last Update: 12. January 2012 00:50

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit