節奏生成新的萬維網門戶使 SOI 採用更加容易

Published on June 10, 2010 at 2:50 AM

Cadence Design Systems, Inc. (那斯達克: CDNS),在全球電子設計創新的領導先鋒,今天介紹 Cadence® SOI 設計插孔,降低障礙對採用绝緣體上硅薄膜技術通過全面硅證明的 (SOI)設計啟動解決方法和服務的一個新的萬維網門戶。 瞄準減少 SOI 採用啟動費用,削減上市時間的 SOI 知識產權和改進設計 (IP)質量的 SOI 設計插孔。

節奏與 IBM,主導的 SOI 鑄造廠和與胳膊一起使用提供方法、參考流、 IP 存取和服務 SOI 設計的。 這包括 45 毫微米 SOI SerDes 收貨人的最近發運。 節奏最近也宣佈了一個聯合開發協議以 IBM 開發複雜 IP,包括 SOI 設計,作為節奏開放綜合化平臺一部分。 四十五毫微米 SOI 技術提供 30% 性能改善或 40% 功率減少,當與工業標準批量項目貨簽 CMOS 技術比較。

節奏開放綜合化平臺是 EDA360 遠見的一個關鍵部件,通過提供新的功能,尤其,幫助積分器緊密獲利能力空白為 IP 創建、選擇和綜合化。

「節奏和 IBM 合作為了幾 SOI 進程生成能提供硅證明的方法到我們的相互客戶」,標記愛爾蘭、 IBM 副總統、半導體產品和服務,說。 「提供此證明的技術和節奏服務專門技術是一個非常好的方式幫助採用的 SOI 技術客戶」。

通過 SOI 設計插孔,節奏現在提供三個新的解決方法: 一條 SOI IP 港口航線,節奏服務移居模式,數字式和混雜信號 IP 塊對 SOI 加工技術,和提供將順利地集成與目標設計環境的一個獨立性的宏指令; 已建成投付使用的設計服務,其中客戶能外購他們的設計的所有方面到 SOI 設計有經驗的節奏小組; 并且提供與 (SaaS)提供存取對於在安全 IT 基礎設施內的一個生產證明的節奏設計環境的一個完全自己動手 IP 端起的環境的軟件服務。

「當 SOI 技術的採用繼續增長有存取的設計啟動工具的一個中心點是重要的,并且加速設計週期和行業採用的 IP」,實際 IP 部門說約翰 Heinlein,市場營銷的副總裁,胳膊。 「節奏 SOI 設計插孔,加上胳膊實際和處理器 IP,為利用此先進技術提供高性能,低功率消費者設備提供工程師一個硅證明的途徑,當減少設計風險和費用時」。

「我們努力地從事與 IBM,并且使 SOI 採用容易對我們的客戶和使他們的胳膊受益於此先進技術」, Vishal Kapoor,產品管理的副總裁說在節奏的。 「新的 SOI 設計插孔將幫助認識到對利用他們需要保證成功此技術的功率和性能福利感興趣的那些的設計用解決方法和服務」。

「此創新提供由節奏為公司提供新的選項的範圍利用出力效率,并且 SOI 技術的綜合化福利在他們的產品的」,執行董事說霍拉西奧門德斯, SOI 行業財團的。 「SOI 設計插孔是重大的添加對電子工業的 SOI 設計鏈子」。

來源: http://www.cadence.com/

Last Update: 25. January 2012 22:54

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit