Synopsys， Inc. (那斯達克： SNPS)，在軟件的一個半導體的世界領導人和 IP 設計，核實，并且製造，今天宣佈它與臺灣積體電路製造公司合作驗證 Synopsys 的按客戶需要設計與臺灣積體電路製造公司的 28 毫微米相互可操作的 (nm)工藝流程設計工具箱和 (iPDK)類似物/混雜信號參考 (AMS)流 1.0 的解決方法。 臺灣積體電路製造公司的 28nm 參考階段鎖著的循環 (PLL)設計用於驗證 Synopsys 的全面自定義解決方法，當展示生產率提高臺灣積體電路製造公司 AMS 參考流 1.0 時的功能。
從 Synopsys 的被驗證的解決方法包括星系自定義 Designer® 實施， HSPICE® 電路仿真、 CustomSim™ FastSPICE 模擬、 StarRC™寄生提取和集成電路 Validator 實際核實解決方法。 通過臺灣積體電路製造公司 AMS 參考流 1.0 驗證，相互客戶能預計全面，有生產力和開放按客戶需要設計幫助他們解決湧現的挑戰與先進的半導體進程相關的解決方法。
新的先進的加工技術節點，例如臺灣積體電路製造公司的 28nm 進程，要求 EDA 工具解決更加深刻和更加清楚的套設計挑戰。 這些新的挑戰包括格式從屬的作用的高精確度香料設計，與檢查規律，更大和 (DRC)更加複雜的 DRC 規律集和高精確度提取的基於表的設計規律的設計規律主導的格式。 在 Synopsys 的自定義解決方法的每個產品被驗證臺灣積體電路製造公司的 AMS 參考流 1.0 幫助保證客戶可以是確信對符合他們的設計質量和時間安排要求。
「臺灣積體電路製造公司和 Synopsys 在啟用合作自定義的開放生態系，并且類似物/混雜信號設計與 iPDK」，高級主任說 ST Juang，設計在臺灣積體電路製造公司的基礎設施市場營銷的。 「臺灣積體電路製造公司 AMS 引用流協作進一步擴展我們的關係改進這個更加清楚的類似物/混雜信號和通過一起驗證先進臺灣積體電路製造公司技術和 Synopsys 工具按客戶需要設計解決方法」。
前端的設計和模擬的 Synopsys 的自定義流包括與模擬和分析 (SE)環境的自定義設計員概要編輯， HSPICE 電路模擬程序、 CustomSim FastSPICE 模擬程序和自定義 WaveView 波形形式分析程序。 前端的流被驗證適應各種各樣的需要例如產量、多個處理角落和噪聲作用分析。 Synopsys 自定義物理設計和核實流包括與概要主導的格式的自定義 (LE)設計員格式編輯 (SDL)和 SmartDRD 技術、集成電路 Validator 實際核實和 StarRC 自定義寄生提取。 此流被驗證處理有生產力的規律主導的格式，充分的 DRC/LVS 停止工作和高精確度 3D 提取的需要與 RC 減少。 整個 Synopsys 自定義流驗證了與臺灣積體電路製造公司的 28nm iPDK。
「臺灣積體電路製造公司和 Synopsys 有為我們的聯合客戶提供更高的設計生產率和全面生態系技術協作的一個悠久的歷史」，說 Bijan Kiani，產品銷售的副總裁在 Synopsys 的。 「Synopsys 提供一個全面類似物/混雜信號并且按客戶需要設計解決方法，并且通過此協作我們可以保證我們的相互客戶得以進入對在臺灣積體電路製造公司 28 毫微米進程被驗證了的有生產力和流線型流動的」。
來源： http://www.synopsys.com/