Site Sponsors
  • Strem Chemicals - Nanomaterials for R&D
  • Oxford Instruments Nanoanalysis - X-Max Large Area Analytical EDS SDD
  • Park Systems - Manufacturer of a complete range of AFM solutions
Posted in | Nanoelectronics

SEMATECH Reports Progressions in Wafer-to-Wafer Bonding Alignment

Published on June 11, 2010 at 1:54 AM

Forscher aus 3D-Interconnect SEMATECH-Studiengang an der Hochschule für Nanoscale Science and Engineering (CNSE) Albany NanoTech Complex basiert haben Fortschritte in der Wafer-to-Wafer-Bonding-Ausrichtung Genauigkeiten durch eine Reihe von Tools und Verfahren Härten Verbesserungen berichtet.

Zur gleichen Zeit hat die SEMATECH Team einzigartigen 3D-Messtechnik und Fehleranalyse Techniken erforscht werden, um Bondwerkzeug Entwicklung ergänzen. Diese Ergebnisse sind wesentliche Schritte in Richtung Überbrückung High-Volume-Produktion Bereitschaft Lücken für eine integrierte Bondwerkzeug Plattform und der Entwicklung Messtechnik Techniken, die Annahme der 3D-Integration-Technologie zu beschleunigen. SEMATECH präsentierte die Ergebnisse auf der 2010 IEEE International Interconnect Technology Conference (IITC) am mittwoch, 9. Juni, in Burlingame, CA.

Wafer-to-Wafer (WtW) Ausrichtung und Bindung sind Schlüsseltechnologien Prozessschritte für die 3D-Vernetzung von Wafern durch Stapelung. Die International Technology Roadmap for Semiconductors (ITRS) Fahrplan für die hohe Dichte, Mittelstufe, Through-Silicon-Vias mit WTW-Bindung gibt über Durchmessern von 0,8 bis 1.5ìm im Jahr 2012 und darüber hinaus. Anleihe der Post-Overlay Genauigkeit von 0,5 bis 1.0ìm ist notwendig, für diese Geräte.

SEMATECH 3D-Interconnect-Forscher haben submicron Ausrichtung Genauigkeiten für Kupfer-Kupfer-(Cu-Cu) thermo-Komprimierung Anleihen und einer Vielzahl von Silizium-Silizium-und Oxid-to-Oxid-Fusion-Anleihen gezeigt, ohne Bindung Einheitlichkeit und Haftfestigkeit, mit einen integrierten 300mm WtW Pre-Processing, Ausrichten und Kleben-Werkzeug. Zusätzlich zu Prozesskontrolle zu verbessern, wurden im Zusammenhang Messtechnik Entwicklung auf Bonding-Interface defectivity und Overlay-Messtechnik berichtet. SEMATECH neuesten Errungenschaften sind vielversprechend Hinweise auf die Durchführbarkeit der Erfüllung der WtW Bindung Fahrplan, wie in der ITRS skizziert.

"Durch gemeinsame Forschung, unser Ziel, Entwicklung und Charakterisierung neuer Ansätze zur Umsetzung 3D ist", sagte Sitaram Arkalgud, Direktor der 3D-Interconnect SEMATECH Program. "Diese hochmoderne Ergebnisse, die einen direkten Einfluss auf die Prozesskosten haben, zeigen, SEMATECH Führung und innovative Techniken, die den Weg für Low-Cost-3D-IC-Integration zu ebnen."

Mit der steigenden Nachfrage nach kleineren, funktional und unteren Power-Chips, ist die 3D-Architektur als eine führende Lösung für die Erfüllung modernster Consumer-Gerät Anforderungen entstehen. SEMATECH 3D-Programm wurde auf CNSE Albany NanoTech Complex gegründet, um robuste 300 mm Ausrüstung und Verfahrenstechnik Lösungen für High-Volume-Through-Silicon Via (TSV) Fertigung zu liefern. Zur Beschleunigung Fortschritte bei der Verwirklichung 3D Potenzial als herstellbar und kostengünstige Technologien für Speicher-und CMOS-Hersteller haben das Programm Ingenieure arbeiten gemeinsam mit Chipherstellern, Ausrüstung und Materialien Lieferanten und Montage und Verpackung Service-Unternehmen aus der ganzen Welt auf frühe Entwicklung Herausforderungen, einschließlich Kosten Modellierung, Technologie-Option Verengung und Technologie-Entwicklung und Benchmarking.

Quelle: http://www.sematech.org/

Last Update: 9. October 2011 13:08

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit