Posted in | Nanoelectronics

Laporan SEMATECH progresi dalam Wafer-ke-Wafer Bonding Alignment

Published on June 11, 2010 at 1:54 AM

Para peneliti dari program 3D SEMATECH interkoneksi berbasis di College of Nanoscale Science dan (CNSE) Engineering Kompleks Albany Nanotech telah melaporkan kemajuan dalam wafer-ke-wafer ikatan akurasi keselarasan melalui serangkaian alat dan proses pengerasan perbaikan.

Pada saat yang sama, tim SEMATECH telah dieksplorasi metrologi 3D yang unik dan teknik analisis kegagalan untuk melengkapi alat pengembangan ikatan. Hasil ini adalah langkah-langkah kunci menuju menjembatani kesenjangan produksi yang tinggi-volume kesiapan untuk platform alat ikatan terpadu dan mengembangkan teknik-teknik metrologi yang akan mempercepat adopsi teknologi integrasi 3D. SEMATECH mempresentasikan hasil di International 2010 Interconnect Teknologi IEEE Konferensi (IITC) pada Rabu, 9 Juni di Burlingame, CA.

Wafer-ke-wafer (WTW) keselarasan dan ikatan merupakan langkah-langkah proses kunci yang memungkinkan untuk interkoneksi 3D wafer melalui susun. Teknologi Internasional Roadmap untuk Semikonduktor (ITRS) roadmap untuk kepadatan tinggi, tingkat menengah, melalui-silikon-vias dengan ikatan melalui WTW menentukan diameter 0,8 sampai 1.5ìm pada tahun 2012 dan seterusnya. Posting obligasi overlay keakuratan 0,5 sampai 1.0ìm diperlukan untuk perangkat ini.

Peneliti 3D SEMATECH interkoneksi telah menunjukkan akurasi submikron keselarasan untuk tembaga-tembaga untuk-(Cu-Cu) termo-kompresi obligasi dan berbagai silikon-silikon untuk-dan oksida-untuk-oksida obligasi fusi tanpa mengorbankan keseragaman ikatan dan kekuatan ikatan, menggunakan sebuah 300mm terpadu WTW pra-pengolahan, menyelaraskan, dan alat ikatan. Selain itu, untuk meningkatkan kontrol proses, metrologi pengembangan terkait pada antarmuka defectivity ikatan dan metrologi overlay dilaporkan. SEMATECH prestasi terbaru yang menjanjikan indikasi kelayakan pertemuan roadmap ikatan WTW seperti diuraikan di ITRS.

"Melalui penelitian kolaboratif, tujuan kami adalah untuk mengembangkan dan mengkarakterisasi pendekatan baru untuk menerapkan 3D," kata Sitaram Arkalgud, direktur Program interkoneksi 3D SEMATECH. "Ini hasil terdepan, yang memiliki dampak langsung terhadap biaya pemrosesan, menunjukkan kepemimpinan SEMATECH dan teknik inovatif yang membuka jalan bagi murah 3D IC integrasi."

Dengan meningkatnya permintaan untuk chip yang lebih kecil, lebih fungsional dan lebih rendah daya, arsitektur 3D yang muncul sebagai solusi terkemuka untuk memenuhi kebutuhan konsumen terkemuka-tepi perangkat. Program 3D SEMATECH didirikan di CNSE Kompleks Albany Nanotech untuk mengirimkan peralatan yang kuat 300 mm dan solusi teknologi proses untuk volume tinggi melalui-silikon via (TSV) manufaktur. Untuk mempercepat kemajuan dalam mewujudkan potensi 3D sebagai teknologi manufacturable dan terjangkau untuk memori dan CMOS produsen, insinyur program telah bekerja bersama-sama dengan produsen chip, peralatan dan pemasok bahan, dan perakitan dan perusahaan kemasan layanan dari seluruh dunia pada tantangan pembangunan awal, termasuk pemodelan biaya, penyempitan pilihan teknologi, dan pengembangan teknologi dan benchmarking.

Sumber: http://www.sematech.org/

Last Update: 9. October 2011 13:07

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit