Site Sponsors
  • Strem Chemicals - Nanomaterials for R&D
  • Park Systems - Manufacturer of a complete range of AFM solutions
  • Oxford Instruments Nanoanalysis - X-Max Large Area Analytical EDS SDD
Posted in | Nanoelectronics

SEMATECH Rapporter följder i Wafer-till-wafer bonding Alignment

Published on June 11, 2010 at 1:54 AM

Forskare från SEMATECH 3D Interconnect program baserat på College of nanovetenskap och Engineerings (CNSE) Albany nanoteknik Complex har rapporterat framsteg på wafer-till-wafer noggrannhet bonding anpassning genom en serie verktyg och processer härdning förbättringar.

Samtidigt har SEMATECH laget utforskade unika 3D mätteknik och misslyckande analystekniker för att komplettera utvecklingen bindning verktyg. Dessa resultat är viktiga steg mot att överbrygga stora volymer luckor tillverkning beredskap för en integrerad sammanfogning verktyg plattform och utveckla metrologi tekniker som kommer att påskynda införandet av 3D integration teknik. SEMATECH presenterade resultaten vid 2010 IEEE International Interconnect Technology Conference (IITC) onsdagen den 9 juni i San Francisco.

Wafer-till-wafer (WTW) anpassning och bindning är viktig grundläggande processteg för 3D sammankoppling av wafers genom stapling. Det International Technology Roadmap for Semiconductors (ITRS) färdplan för hög densitet, mellannivå, genom-kisel-vior med WTW bindning anger via diameter på 0,8 till 1.5ìm under 2012 och därefter. Inlägg band passningsnoggrannhet 0,5 till 1.0ìm är nödvändigt för dessa enheter.

SEMATECH 3D samman forskare har visat noggrannhet submicron justering för koppar till koppar (Cu-Cu) termo-komprimering obligationer och en mängd kisel-på-kisel och oxid-to-oxid obligationer fusion utan att offra bindning likformighet och bindning styrka, med hjälp av en integrerad 300mm WTW förbehandling, justera och bindning verktyg. Dessutom, för att förbättra processtyrning, var släkt metrologi utveckling på limning gränssnitt defectivity och overlay metrologi rapporteras. SEMATECH s senaste resultat är lovande indikationer på möjligheterna att uppfylla WTW limning färdplan som beskrivs i ITRS.

"Genom forskningssamverkan, är vårt mål att utveckla och karakterisera nya tillvägagångssätt för att genomföra 3D", säger Sitaram Arkalgud, chef för SEMATECH 3D Interconnect program. "Dessa avancerade resultat, som har en direkt inverkan på kostnaderna för förädlingen, visar SEMATECH ledarskap och innovativa tekniker som banar väg för billiga 3D IC integration."

Med den ökande efterfrågan på mindre, mer funktionella och lägre effekt marker är 3D arkitektur framstår som en ledande lösning för att möta ledande konsumenternas behov enhet. SEMATECH 3D-programmet inrättades på CNSE s Albany nanoteknik Complex för att leverera robusta 300 mm utrustning och processlösningar teknik för stora volymer genom-kisel via (TSV) tillverkning. Att påskynda framsteg för att förverkliga 3D potential som manufacturable och prisvärd teknik för minne och CMOS-tillverkare, har programmets ingenjörer har arbetat tillsammans med chipmakers, utrustning och material leverantörer, och montering och förpackning tjänsteföretag från hela världen på tidiga utveckling utmaningar, bland annat Kostnaden modellering, tekniskt alternativ förträngning, och teknikutveckling och benchmarking.

Källa: http://www.sematech.org/

Last Update: 10. October 2011 02:00

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit