Site Sponsors
  • Oxford Instruments Nanoanalysis - X-Max Large Area Analytical EDS SDD
  • Strem Chemicals - Nanomaterials for R&D
  • Park Systems - Manufacturer of a complete range of AFM solutions
Posted in | Nanoelectronics

SEMATECH Ulat ng mga Progressions sa ostiya-sa-apa Bonding pagkakahanay

Published on June 11, 2010 at 1:54 AM

Mananaliksik mula sa 3D SEMATECH magkabit programa batay sa College ng Nanoscale Science at Engineering (CNSE) Albany NanoTech Complex iniulat ang mga advances sa apa-to-ostiya accuracies bonding pagkakahanay pamamagitan ng isang serye ng mga tool at ang proseso ng hardening pagpapabuti.

Sa parehong panahon, ang koponan ng SEMATECH ay ginalugad ng mga natatanging 3D metrolohiya at pagkabigo pagtatasa ng mga pamamaraan upang makadagdag sa bonding tool development. Mga resulta na ito ay mga pangunahing hakbang patungo sa bridging mataas na dami ng mga gaps ng pagmamanupaktura ng kahandaan para sa isang integrated platform bonding tool at pagbuo ng mga pamamaraan ng metrolohiya na mapabilis ang pag-aampon ng 3D na teknolohiya ng integrasyon. SEMATECH iniharap ang mga resulta sa ang 2010 IEEE International magkabit Teknolohiya Conference (IITC) sa Miyerkules, Hunyo 9, sa Burlingame, CA.

Apa-to-apa (WtW) pagkakahanay at bonding key pagpapagana ng mga hakbang ng proseso para sa 3D pagkakabit ng wafers sa pamamagitan ng stacking. Ang International Technology Roadmap para sa Semiconductors (ITRS) roadmap para sa mataas na limit, intermediate antas, sa pamamagitan ng-silikon-vias sa WtW bonding ay tinutukoy sa pamamagitan ng diameters ng 0.8 sa 1.5ìm sa 2012 at lampas. Post katumpakan ng overlay ng bono ng 0.5 sa 1.0ìm ay kinakailangan para sa mga aparatong ito.

3D magkabit SEMATECH ng mga mananaliksik ay ipinapakita submicron accuracies pagkakahanay para sa tanso-tanso (Ta-Ta) thermo-compression Bonds at iba't-ibang ng silikon-sa-silikon at oksido-sa-oksido pagsasanib Bonds na walang sacrificing bonding pagkakapareho at bonding lakas, gamit ang isang integrated 300mm WtW pre-processing, pagpapantay, at bonding tool. Bilang karagdagan, upang mapahusay ang proseso ng control, kaugnay metrolohiya development sa bonding interface defectivity at metrolohiya ng overlay ay iniulat. SEMATECH ng pinakabagong tagumpay ay maaasahan ng mga indications ng pagiging posible sa pagtugon ng WtW bonding roadmap tulad ng ibinalangkas sa ang ITRS.

"Sa pamamagitan ng collaborative pananaliksik, ang aming layunin ay upang bumuo at makilala ang bagong pamamaraan sa pagpapatupad ng 3D," sabi Sitaram Arkalgud, director ng 3D magkabit SEMATECH Program. "Ang mga nangungunang-gilid na mga resulta, na kung saan ay may isang direktang epekto sa mga gastos ng pagproseso, ipakita SEMATECH ng pamumuno at makabagong pamamaraan na paghandaan ang mga paraan para sa mababang gastos integration ng 3D IC."

Gamit ang tumataas na demand para sa mas maliit, mas functional at mas mababa-kapangyarihan na chips, 3D arkitektura ay umuusbong bilang isang nangungunang solusyon para sa pulong ng mga nangungunang-gilid ng consumer kinakailangan aparato. 3D SEMATECH programa ay itinatag sa CNSE ng Albany NanoTech Complex upang maihatid ang matatag na 300 mm kagamitan at proseso ng teknolohiya solusyon para sa mataas na dami ng sa pamamagitan ng-silikon sa pamamagitan ng (TSV) manufacturing. Upang mapabilis progreso sa realizing 3D ng mga potensyal na bilang isang manufacturable at abot-kayang teknolohiya para sa memory at CMOS tagagawa, ang mga inhinyero ang programa ay mayroon ay nagtatrabaho sama-sama sa chipmakers, kagamitan at materyales supplier, at pagtitipon at packaging serbisyo kompanya mula sa buong mundo sa maagang hamon development, kabilang ang ang gastos pagmomodelo, teknolohiya pagpipilian narrowing, at pag-unlad ng teknolohiya at benchmarking.

Source: http://www.sematech.org/

Last Update: 9. October 2011 13:04

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit