Site Sponsors
  • Oxford Instruments Nanoanalysis - X-Max Large Area Analytical EDS SDD
  • Park Systems - Manufacturer of a complete range of AFM solutions
  • Strem Chemicals - Nanomaterials for R&D
Posted in | Nanoelectronics

三星限定的32nm低功耗的HKMG逻辑工艺技术

Published on June 11, 2010 at 2:19 AM

三星电子有限公司,在全球领先的先进半导体解决方案,今天宣布其晶圆代工业务,三星代工,有资格的32nm低功耗(LP)高- k金属栅极(HKMG)技术的过程中。

该工艺已成功地完成了300毫米的逻辑三星代工的生产线,S线在器兴,韩国,可靠性测试,现正准备为客户设计生产。作为第一个有资格的32nm LP HKMG逻辑制程技术,三星代工即将开始批量制造的芯片设计,以满足媒体密集,高效节能的下一代移动消费类电子产品的需求。

凭借其在低功耗技术,三星代工的深亚微米的专业知识,以及与IBM联合发展联盟(JDA),调整其32nm制唱片的HKMG门第的工艺节点提供两倍有竞争力的,尖端的处理平台逻辑密度的45纳米工艺,通过最小化的严格的设计规则。

“这个结果是国家的另一个重要的里程碑,在我们的战略,提供领导的铸造工艺技术完全集成的低功耗SoC设计的最先进的设计解决方案,系统LSI,三星执行副总裁和总经理,”斯蒂芬说胡电子。 “与几个主要合作伙伴的合作,我们已经能够在生产环境中的HKMG从制定到执行。我们的客户现在可以无缝地集成他们的设计创新,用最先进的32nm LP HKMG工艺技术,设计工具,IP和制造,以加速其领先的移动芯片解决方案上市时间。“

“祝贺三星成为第一个铸造证明SOC的使用high-k/metal门技术。这个重要的里程碑的的IBM的技术开发联盟合作,传递的竞争力,低功耗“门第一个”高- k技术的高潮 - 在​​新兴的下一代移动应用的理想选择,“说加里巴顿,IBM的半导体部门副总裁研究与发展中心。

资格审查过程的一部分,三星代工设计和制造的32纳米的LP片上系统(SOC),显示30%的动态功耗降低55%的泄漏功率降低时相比,在相同的频率在45nm LP实施的SoC设计。三星代工能够达到这些显著降低功耗的数字,由于其门第一的HKMG实施。

在开发的32nm LP工艺,三星代工合作伙伴关系与生态系统合作伙伴密切工程。合作伙伴IP成功整合,并在此SoC中经过验证的硅包括:

  • ARM的1176核心
  • ARM物理IP,包括标准单元,存储器编译器和I / O
  • Synopsys的USB 2.0 OTG接口

三星代工与EDA合作伙伴,包括新思科技,Cadence设计系统和导师的设计流量为32nm的唱片,如将其纳入重大进展:

  • 先进的低功耗技术包括功率门控,多阈值电压,多渠道的长度和的自适应身体偏置技术被用来降低泄漏功率
  • 统计静态时序分析(SSTA)是用来有效地应对变化和降低时序余量
  • 各种细胞和芯片级的DFM技术被用来提高可制造性

三星代工的客户受益于这个产品成熟的设计,基础设施和连续的反馈回路,其代工业务是独一无二的。

凭借其丰富的制造技术和尖端逻辑工艺技术的持续发展,三星代工的重点是解决晶圆代工市场的先进技术解决方案的要求。三星代工的32nm LP HKMG工艺技术已经开发,为客户提供热收缩的设计规则和的平稳迁移到28nm唱片。

来源: http://www.samsung.com/

Last Update: 10. October 2011 08:41

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit