Site Sponsors
  • Oxford Instruments Nanoanalysis - X-Max Large Area Analytical EDS SDD
  • Park Systems - Manufacturer of a complete range of AFM solutions
  • Strem Chemicals - Nanomaterials for R&D
Posted in | Nanoelectronics

三星限定的32nm低功耗的HKMG邏輯工藝技術

Published on June 11, 2010 at 2:19 AM

三星電子有限公司,在全球領先的先進半導體解決方案,今天宣布其晶圓代工業務,三星代工,有資格的32nm低功耗(LP)高- k金屬柵極(HKMG)技術的過程中。

該工藝已成功地完成了300毫米的邏輯三星代工的生產線,S線在器興,韓國,可靠性測試,現正準備為客戶設計生產。作為第一個有資格的32nm LP HKMG邏輯制程技術,三星代工即將開始批量製造的芯片設計,以滿足媒體密集,高效節能的下一代移動消費類電子產品的需求。

憑藉其在低功耗技術,三星代工的深亞微米的專業知識,以及與 IBM聯合發展聯盟(JDA),調整其32nm制唱片的HKMG門第的工藝節點提供兩倍有競爭力的,尖端的處理平台邏輯密度的45納米工藝,通過最小化的嚴格的設計規則。

“這個結果是國家的另一個重要的里程碑,在我們的戰略,提供領導的鑄造工藝技術完全集成的低功耗SoC設計的最先進的設計解決方案,系統 LSI,三星執行副總裁和總經理,”斯蒂芬說胡電子。 “與幾個主要合作夥伴的合作,我們已經能夠在生產環境中的HKMG從制定到執行。我們的客戶現在可以無縫地集成他們的設計創新,用最先進的32nm LP HKMG工藝技術,設計工具,IP和製造,以加速其領先的移動芯片解決方案上市時間。“

“祝賀三星成為第一個鑄造證明 SOC的使用high-k/metal門技術。這個重要的里程碑的的IBM的技術開發聯盟合作,傳遞的競爭力,低功耗“門第一個”高- k技術的高潮 - 在​​新興的下一代移動應用的理想選擇,“說加里巴頓,IBM的半導體部門副總裁研究與發展中心。

資格審查過程的一部分,三星代工設計和製造的32納米的LP片上系統(SOC),顯示 30%的動態功耗降低55%的洩漏功率降低時相比,在相同的頻率在45nm LP實施的SoC設計。三星代工能夠達到這些顯著降低功耗的數字,由於其門第一的HKMG實施。

在開發的32nm LP工藝,三星代工合作夥伴關係與生態系統合作夥伴密切工程。合作夥伴 IP成功整合,並在此SoC中經過驗證的矽包括:

  • ARM的1176核心
  • ARM物理IP,包括標準單元,存儲器編譯器和I / O
  • Synopsys的USB 2.0 OTG接口

三星代工與 EDA合作夥伴,包括新思科技,Cadence設計系統和導師的設計流量為 32nm的唱片,如將其納入重大進展:

  • 先進的低功耗技術包括功率門控,多閾值電壓,多渠道的長度和的自適應身體偏置技術被用來降低洩漏功率
  • 統計靜態時序分析(SSTA)是用來有效地應對變化和降低時序餘量
  • 各種細胞和芯片級的DFM技術被用來提高可製造性

三星代工的客戶受益於這個產品成熟的設計,基礎設施和連續的反饋迴路,其代工業務是獨一無二的。

憑藉其豐富的製造技術和尖端邏輯工藝技術的持續發展,三星代工的重點是解決晶圓代工市場的先進技術解決方案的要求。三星代工的32nm LP HKMG工藝技術已經開發,為客戶提供熱收縮的設計規則和的平穩遷移到28nm唱片。

來源: http://www.samsung.com/

Last Update: 7. October 2011 17:47

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit