Site Sponsors
  • Oxford Instruments Nanoanalysis - X-Max Large Area Analytical EDS SDD
  • Park Systems - Manufacturer of a complete range of AFM solutions
  • Strem Chemicals - Nanomaterials for R&D
Posted in | Nanoelectronics

Sfrutta tecnologie di TSMC Cadence di Progettazione Chips nanometri complessi

Published on June 15, 2010 at 2:20 AM

Cadence Design Systems, Inc. (NASDAQ: CDN), il leader mondiale in innovazione progettazione elettronica, ha annunciato oggi che a livello di transazione di modellazione (TLM)-guidato la progettazione e la verifica, 3D-IC attuazione e integrato DFM sono tra i tanti all'avanguardia Cadence ® tecnologie e flussi che sono stati inseriti nel flusso 11,0 TSMC riferimento.

L'aiuto Cadence contributi nella progettazione, realizzazione, verifica e il visto di complessi 28-nanometri per i chip da TLM GDSII. Sostenere la visione EDA360, queste aggiunte al flusso TSMC aiutare i clienti comuni delle due aziende 'ridurre il ciclo di progettazione per l'attuazione complesse ad alte prestazioni e basso consumo, a segnale misto chip. Supporto per il flusso cadenza nuovo riferimento segna ultimo passo della società a fornire gli elementi chiave della visione EDA360.

"Cadence e TSMC hanno lavorato insieme per ridurre i costi di sviluppo per i nostri reciproci clienti aiutandoli a migrare verso un più alto livello di astrazione e dei nodi di processo avanzato", ha detto ST Juang, Senior Director Marketing di progettazione delle infrastrutture a TSMC. "Con l'aggiunta di strumenti e soluzioni di Cadence, TSMC di riferimento di flusso 11,0 affronta esaurientemente le preoccupazioni vitali progettazione e design aumenta la produttività consentendo ESL progettazione e di verifica dell'integrazione e 3D-IC per diventare parte del flusso mainstream."

Il EDA360 visione richiede un ecosistema collaborativo che consente di sistema per Realizzazione di silicio. I contributi Cadence del flusso di riferimento TSMC possono aiutare i clienti a raggiungere questi obiettivi più velocemente e più economico tramite la veloce creazione, il riutilizzo e l'integrazione di grandi digitali, analogici ea segnale misto IP da bloccare.

Completa TLM-Driven progettazione e verifica e 3D-IC Design Solutions

Flusso di riferimento nuovo TSMC sfrutta le capacità dei leader Cadence TLM-driven design e tecnologie di verifica e di metodologia. Completa TLM-to-GDSII design è abilitata per elevare il livello di astrazione design da RTL a TLM, e attraverso la metodologia di implementazione di Cadence sintesi ad alto livello, il potere primi compromessi e ottimizzazione, e metriche basate verifica funzionale. Capacità avanzate di progettazione 3D comprendono la progettazione fisica e di attuazione; estrazione RC, analisi dei tempi, l'integrità del segnale, goccia a infrarossi, elettromagnetica e analisi termica e la verifica fisica.

I clienti possono trarre vantaggio dalla migrazione verso un più alto livello di astrazione perché aumenta la produttività di progettazione e di verifica per la creazione di nuovi IP e il riutilizzo a livello di sistema dalla progettazione alla realizzazione fisica. Unico Cadence ingegneria cambiare l'ordine (ECO) capacità di contribuire a eliminare le iterazioni inutili per velocizzare il time to market. Il 3D-IC funzionalità di progettazione migliorare le decisioni di implementazione per garantire prestazioni ottimali e compromessi di potenza nella confezione. Con il design-for-producibilità soluzioni integrate in strumenti di attuazione, i progettisti possono tranquillamente completare il loro blocco a livello di chip o di progetti che soddisfino il time-to-volume obiettivi.

Nuove funzionalità per la progettazione a basso consumo, Advanced-Node e segnali misti

Cadence ha anche lavorato con TSMC per portare supporto aggiuntivo per bassa potenza, avanzati nodi ea segnale misto disegni. Nella zona di bassa potenza, ha consentito dal formato di alimentazione comune (CPF), il flusso supporta la convalida dello stato di alimentazione e IP supportano vista biblioteca. Sostegno nodo Advanced comprende ora lito hot-spot utilizzando fissaggio in metallo ILPC e fittizio / via di inserimento con stand-alone di utilità GDS in luogo e strumento automatico rotta. Per il sistema-in-package (SiP) a segnale misto disegni, c'è il supporto di confezionamento con SIP morire / pacchetto floorplanning, a segnale misto goccia IR e l'analisi avanzata dei tempi SiP statica. Questi nuovi elementi di flusso di riferimento offrire ai team di progettazione maggiore visibilità e prevedibilità dal livello di sistema attraverso il visto; aiutare compromessi ottimizzare in potenza, prestazioni e zona; e gli aiuti a massimizzare il rendimento potenziale.

"I nostri clienti stanno cercando di migliorare la loro produttività in modo da tenere il passo con la crescente complessità di progettazione e di incontrare stretto time-to-market", ha dichiarato Charlie Huang, vice presidente senior e chief strategy officer di Cadence. "Con il nuovo flusso di riferimento, Cadence e TSMC hanno consegnato le innovazioni tecnologiche significative e le metodologie per attivare un sistema completo e prevedibile flusso di Silicon Realizzazione".

Fonte: http://www.cadence.com/

Last Update: 3. October 2011 01:24

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit