Posted in | Nanoelectronics

TSMC Använder Cadence teknologier att designa komplexa Nanometer Chips

Published on June 15, 2010 at 2:20 AM

Cadence Design Systems, Inc. (NASDAQ: CDN), ledande inom globala elektronisk design innovation, tillkännagav idag att transaktionen nivå modellering (TLM)-driven design och verifiering, 3D-IC genomförande och integrerad DFM är bland de många avancerade Cadence ® teknik och flöden som har införts i TSMC Referens Flow 11,0.

Det Cadence bidrag stöd i utformningen, genomförandet, verifiering och signoff av komplexa 28-nanometers marker från TLM genom GDSII. Stöd för EDA360 vision, dessa tillägg till TSMC flödet hjälpa de två företagens gemensamma kunder minska produktutvecklingen för att genomföra komplexa hög prestanda, låg effekt, mixed-signal chips. Kadens stöd för den nya hänvisningen flödet markerar företagets senaste steget i att leverera viktiga delar av EDA360 vision.

"Cadence och TSMC har arbetat tillsammans för att minska utvecklingskostnader för våra gemensamma kunder genom att hjälpa dem att migrera till en högre nivå av abstraktion och avancerade noder process", säger ST Juang, senior chef för design Infrastruktur marknadsföring på TSMC. "Med tillägg av Cadence verktyg och lösningar, adresser TSMC Referens Flow 11,0 övergripande vitala utformning oro och ökar formgivning produktiviteten genom att möjliggöra ESL design och verifiering och 3D-IC integrationen att bli en del av mainstream flödet."

Den EDA360 Visionen kräver en samverkande ekosystem som gör det möjligt för systemet att Silicon förverkligande. Cadence bidrag till TSMC Referens Flow kan hjälpa kunder att uppnå dessa mål snabbare och mer kostnadseffektivt genom snabba skapande, återanvändning och integration av stora digitala, analoga och mixed-signal blockerar IP.

Omfattande TLM-Driven Design och verifiering och 3D-IC konstruktionslösningar

TSMCs ny referens flöde utnyttjar funktionerna i ledande Cadence TLM-driven design och teknik verifiering och metodik. Komplett TLM-to-GDSII designen är aktiverad genom att höja nivån av design abstraktion från RTL till TLM, och genom de metoder som utbyggnaden av Cadence hög nivå syntes, tidig makt kompromisser och optimering, och metriska-driven funktionell verifiering. Avancerad 3D-design kapaciteten omfattar fysiska utformningen och genomförandet, RC extraktion, analys av timing, signal integritet, IR droppe, elektromagnetisk och termisk analys och fysisk kontroll.

Kunderna kan dra nytta av att migrera till en högre abstraktionsnivå eftersom det ökar deras design och verifiering produktivitet för nya IP skapande och återanvändning av system-level design till fysiska genomförandet. Unik Cadence engineering ändra ordning (ECO) förmåga att eliminera onödiga iterationer för snabbare tid till marknaden. 3D-IC-konstruktion möjligheter att förbättra genomförandet beslut för att säkerställa optimal prestanda och avvägningar makten i förpackning. Med design för producerbarhet lösningar integreras i genomförandet verktyg kan designers helt säkert deras block-eller chip-nivå konstruktioner för att möta time-to-volymmål.

Nya funktioner för Low-Power, avancerad-Node och mixed-signal design

Cadence har också arbetat med TSMC för att få ytterligare stöd för låg effekt, avancerad-nod och mixed-signal design. Inom området låg effekt, vilket möjliggörs genom den gemensamma Ström Format (CPF), stöder flödet nu validering makt staten och IP-bibliotek för stöd. Avancerad nod stöd omfattar nu lito hot-spot fastställande hjälp iLPC och dummy metall / via insättning med fristående GDS-verktyg för automatisk plats och vägen verktyg. För system-i-paket (SIP) mixed-signal design, det finns förpackningar stöd med SIP dö / paket floorplanning, mixed signal IR-släpp och Advanced SIP statisk timing analys. Dessa nya referens flöde erbjuder exempel designteam större synlighet och förutsägbarhet från system-nivå genom signoff, hjälpa till att optimera avvägningar i kraft, prestanda och område, och stöd i att maximera den potentiella avkastningen.

"Våra kunder vill förbättra sin produktivitet för att hålla jämna steg med ökande utformning komplexitet och för att möta snäva tid till marknadens krav", säger Charlie Huang, Senior Vice President och Chief Strategy Officer på Cadence. "Med den nya hänvisningen flödet har Cadence och TSMC levererat betydande tekniska innovationer och metoder för att underlätta för en komplett och förutsägbart system för Silicon Genomförande flöde."

Källa: http://www.cadence.com/

Last Update: 7. October 2011 21:55

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit