Posted in | Nanoelectronics

為 SoC 開發的新的硅被驗證的解決方法設計在 28nm 和以遠

Published on June 16, 2010 at 3:12 AM

GLOBALFOUNDRIES 今天宣佈新的硅被驗證的解決方法的可用性幫助客戶加速以遠複雜 SoC 設計的定期對數量在 28nm 和。 叫的 DRC+,這個技術超出檢查標準設計的規律範圍 (DRC)并且使用啟用在識別複雜製造問題的一百倍的速度改善的二維基於形狀的模式符合,无需犧牲準確性。

「當這個行業繼續採用更加先進的加工技術,鑄造廠提供客戶以工具保證最初硅成功變得越來越重要」,資深副總裁說瀝青的 Mojy,設計啟動的在 GLOBALFOUNDRIES 的。 「標準 DRC 挑戰獲取可能影響集成電路的 manufacturability 的設計結果。 使用 DRC+,我們改善在傳統途徑并且產生客戶增加的公開性到潛在的 manufacturability 問題,前在設計流」。

直到現在,在 SoC 設計週期期間,設計員只有識別 DFM 問題的二個主要選項: 運行在數字算法基礎上的準確,但是計算性強的模擬或者取決於計量學評定直接地從很好。 嘗試被做了改善在有另外的規律的標準 DRC,但是這些途徑有混雜的成功。 例如,只允許高度格式的正常結構的一些建議使用受限制的設計控制,一共避免有問題的二維幾何。 這個潛在的缺點是設計員不可能有效優選他們的電路符合與過度地約束的設計規律的應用程序要求。

DRC+ 接受不同的方法。 而不是制約設計員的靈活性,這個技術通過適用迅速二維基於形狀的模式匹配識別可能是難製造的有問題的配置增添標準 DRC。 工具然後返回特定反饋到關於怎樣的設計員解決這些問題。

作為 DRC+ 一個重要要素, GLOBALFOUNDRIES 現在提供客戶產量重要模式行業的首先硅被驗證的圖書館以下技術的在 28nm。 在 GLOBALFOUNDRIES 的測驗運行, DRC+ 識別已知的問題模式以速度可比較與傳統 DRC 核實引擎 - 導致在熱點檢測的速度的一百倍的改善,无需犧牲準確性。

DRC+ 增添并且完成 GLOBALFOUNDRIES 提供的整體 DFM 解決方法,與基於規則的 DFM 核實一起,并且基於設計的 litho/銘刻和 CMP 模擬程序,在技術開發期間,可能識別新的產量減去的模式,作為處理條件和設計樣式隨著時間的推移更改。 當這個進程成熟, DRC+ 在全籌碼級別的基於模式符合的核實可能然後用於有所增長的性能改善,在最高水平準確性。 通過改進核實速度, DRC+ 可能有對這個能力的直接影響迅速地 ramp 產品到數量和加速客戶的定期對市場。

創新 DRC+ 核實流在幾個 32nm 生產集成電路設計順利地使用了,并且產量貶抑者模式圖書館 28nm 技術節點的從 GLOBALFOUNDRIES 是現在可以得到的為前進鑄造廠客戶。

「DRC+ 解決方法根據口徑平臺,在製造和設計流使用在 GLOBALFOUNDRIES,允許相互客戶充分地利用更新過程功能」,總經理說喬 Sawicki,副總統和對硅部門的輔導者的設計。 「利用口徑綜合化,設計員唯一廣度與所有主要設計環境的可能混合基於設計,并且基於模式的核實至於達到最短的可能的磁帶循環時間」。

「節奏和 GLOBALFOUNDRIES 有是共同努力在 DRC+ 的長期合作者,包括驗證通過硅 tapeouts」,組主任說 Wilbur 羅,在節奏設計系統的 DFM 啟動。 「我們對我們的高度有生產力的關係和此版本非常滿意。 高性能和準確性的組合允許檢測,并且可印刷性的預防及早在設計流發行,幫助保證更加高效的硅認識。 我們啟用了在我們的 SoC 的 DRC+,并且混雜信號設計 DFM 在我們的停止工作核實解決方法流,和,解決我們的相互客戶的定期對數量需求」。

從 GLOBALFOUNDRIES、節奏和輔導者的代表在手邊在提供進一步詳細資料的 (DAC)即將發布的設計自動化會議在 DRC+ 技術。

來源: http://www.globalfoundries.com/

Last Update: 25. January 2012 23:38

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit