Site Sponsors
  • Park Systems - Manufacturer of a complete range of AFM solutions
  • Strem Chemicals - Nanomaterials for R&D
  • Oxford Instruments Nanoanalysis - X-Max Large Area Analytical EDS SDD
Posted in | Nanoelectronics

SEMATECH Riferisce gli Avanzamenti Tecnici per le Tecnologie dei Semiconduttori

Published on June 25, 2010 at 2:10 AM

Gli ingegneri di SEMATECH hanno riferito sui materiali e sulle strutture dell'unità che definiranno le tecnologie CMOS e non CMOS della generazione seguente ai 2010 Simposi sulla Tecnologia di VLSI e sui Circuiti, 15-18 giugno, al Villaggio Hawaiano di Hilton a Honolulu, le Hawai.

I Ricercatori a SEMATECH stanno mettendo a fuoco sulle tecniche per simultaneamente il miglioramento della prestazione e la diminuzione del consumo di energia per permettere all'estensione delle tecnologie di memoria e di Logica CMOS. I documenti di SEMATECH al VLSI, scelti dalle centinaia di invi, nuovi materiali, trattamenti e concetti descritti e descritti le tecnologie dei semiconduttori correnti di modo possono trarre giovamento dalle funzionalità che migliora il rendimento per i bisogni futuri di operazione di disgaggio.

“Identificando i trattamenti, i materiali e le strutture dell'unità e come funzionano una volta combinati come modulo, sono di importanza critica nella spinta del CMOS convenzionale che riporta in scala ai sui limiti e che apre la strada per l'emergenza oltre le Tecnologie CMOS,„ ha detto Raj Jammy, il vice presidente ottimali di SEMATECH dei materiali e delle tecnologie di emergenza. “La ricerca che è stata presentata al simposio di VLSI dimostra la direzione ed il pensiero innovatore di SEMATECH mentre aiutiamo l'industria per sviluppare le generazioni future di potere basso, unità di IC di rendimento elevato che sono sia manufacturable che accessibili.„

I tecnologi trattati a fine frontale di SEMATECH hanno riferito i seguenti avanzamenti tecnici:

  • Resistenza di contatto bassa Studiante FinFETs con i substrati di SOI come struttura di promessa dell'unità per 22 nanometro e di là: SEMATECH riferito su un metodo per diminuire resistenza parassitaria, un punto chiave che pregiudica prestazione di FinFET. Mentre le geometrie strette future dell'aletta diminuiscono l'area disponibile per la corrente attraversi l'interfaccia siliciuro/del silicio, diminuente l'altezza della barriera dell'interfaccia in un semplice ed il modo manufacturable può realizzare i miglioramenti significativi della prestazione.
  • Orientamento e sforzo Completamente d'esplorazione per permettere ad una combinazione che fornisce simultaneamente il forti NMOS e PMOS: SEMATECH ha dimostrato gli alto canali CMOS di SiGe di mobilità 110) (con le tecniche d'amplificazione. Tecnologia CMOS del canale di mobilità in anticipo del lavoro di SEMATECH alta con integrazione monolitica su un singolo orientamento del canale di SiGe (110) <110>.
  • Miglioramenti Significativi in transistor tunnel-FET: In un progetto costituito un fondo per da DARPA ed in collaborazione con Prof. Chenming Hu dell'Università di California, Berkeley, ricercatori di SEMATECH ha migliorato questa nuova classe di unità puntate su abbassando la dissipazione di potenza in unità a semiconduttore. I transistor di Traforo possono essere la risposta per sormontare i vincoli posati dalla dissipazione di potenza nella operazione di disgaggio convenzionale di CMOS. SEMATECH ha riferito un'industria breakthrough-46mV/dec del primo punto importante del basculaggio asse verticale-un sotto il limite di soglia nella realizzazione dei transistor di traforo.

in serie del breve corso intitolata, “che Emergono la Logica e di Memoria le Tecnologie per l'Implementazione di VLSI,„ Sitaram Arkalgud, Direttore del programma di interconnessione del 3D di SEMATECH e Prashant Majhi, program manager dello sforzo di operazione di disgaggio di CMOS, presentato su 3D collega ed alti canali del non silicio di mobilità. Specificamente, Arkalgud ha discusso lo sviluppo trattato, integrazione del modulo e la prospettiva globale di manufacturability per i via-metà di vias del attraverso-silicio (TSVs), un trattamento a fine frontale che permette che la lunghezza di interconnessione sia accorciata come pure la larghezza di banda fra i chip impilati da aumentare, con conseguente potenza più bassa, rendimento elevato e densità aumentata dell'unità. Il Dott. Majhi ha descritto la necessità critica per gli alti canali di non Si di mobilità di migliorare la prestazione e diminuire la dissipazione di potenza in unità future di CMOS. Ancora, ha descritto i risultati dell'innovazione dal gruppo di ricerca del FEP di SEMATECH, che piombo uno sforzo multi-fronti per dimostrare la fattibilità di integrazione dei materiali alti del canale di mobilità III-V su una piattaforma del silicio e di sviluppare l'infrastruttura stata necessaria dall'industria per applicare tali unità ai vertici futuri.

Insieme con il VLSI, SEMATECH e IMEC hanno organizzato in collaborazione un workshop su invito intitolato “Alta Mobilità Incanala„ il 17 giugno. In una serie delle presentazioni e tavole rotonde, gli esperti descritti workshop da industria ed accademia che dibatte le sfide e opportunità-dall'unità, dal trattamento, dalla lavorazione con utensili e dalla metrologia in relazione con prospettive a fabbricazione su grande scala di III-V su silicio in un ambiente di CMOS. Majhi ha diviso i punti culminanti degli sforzi e del suo successo di SEMATECH nello sviluppare la a completamente - il veicolo della prova funzionale nei 200 millimetri scorre. Parecchi altri esperti nell'industria e ricercatori principali della facoltà hanno presentato i risultati del loro lavoro. Il comitato di esperti ed il pubblico ha concluso che III-V sul Si è un punto seguente nell'evoluzione del Si CMOS e forse è necessario da tenere spegnere nei chip della generazione futura.

Il Simposio sulla Tecnologia e sui Circuiti di VLSI è uno di molti usi dei forum SEMATECH dell'industria collaborare con gli scienziati e gli ingegneri dalle società per azioni, dalle università e da altri centri di ricerca che sono chiave alla ricerca ambiziosa di SEMATECH si adopera. È patrocinata dalla Società delle Unità di Elettrone di IEEE e dalla Società Semi conduttrice dei Circuiti e dalla Società del Giappone di Fisica Applicata, in collaborazione con l'Istituto degli Ingegneri di Elettronica, di Informazioni e di Comunicazione.

Sorgente: http://www.sematech.org/

Last Update: 12. January 2012 01:42

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit