Posted in | Nanoelectronics

SEMATECH Rapporten Technische Voorschotten voor Semiconductor Technologies

Published on June 25, 2010 at 2:10 AM

SEMATECH ingenieurs gerapporteerd over materialen en inrichting structuren die de volgende generatie CMOS-en non-CMOS-technologieën zal bepalen op de 2010 Symposia over VLSI Technology en circuits, 15-18 juni, in het Hilton Hawaiian Village in Honolulu, Hawaii.

Onderzoekers aan SEMATECH richten zich op technieken voor het gelijktijdig verbeteren van de prestaties en het verminderen van het energieverbruik aan de uitbreiding van CMOS-logica en geheugen technologieën mogelijk te maken. SEMATECH papers op VLSI, geselecteerd uit honderden inzendingen, schetste nieuwe materialen, processen en concepten, en beschreef de manier waarop huidige halfgeleider technologieën kunnen profiteren van prestatieverhogende functies voor de toekomstige schaalvergroting behoeften.

"Het identificeren van de optimale processen, materialen, en het apparaat structuren, en hoe ze functioneren wanneer het wordt gecombineerd als een module, is van cruciaal belang in te duwen conventionele CMOS-scaling tot het uiterste en de weg effenen voor opkomende verder CMOS technologieën", zegt Raj Jammy, SEMATECH vice-president van de materialen en nieuwe technologieën. "Het onderzoek dat werd gepresenteerd op de VLSI symposium toont SEMATECH's leiderschap en innovatief denken als we de industrie helpen de ontwikkeling van toekomstige generaties van laag vermogen, hoge prestaties IC-apparaten die zowel maakbaar en betaalbaar."

SEMATECH front-end proces technologen rapporteerde de volgende technische vooruitgang:

  • Onderzoeken van een lage weerstand FinFET contact met SOI substraten als een veelbelovend toestel structuur voor 22 nm en verder: SEMATECH gerapporteerd over een methode om parasitaire weerstand, een belangrijke kwestie die FinFET de prestaties verminderen. In de toekomst smalle fin geometrie van de ruimte voor de stroom te verminderen door het silicium / silicide-interface, waardoor de interface barrière hoogte in een eenvoudige en produceerbare manier kunnen realiseren aanzienlijke prestatieverbeteringen.
  • Grondig verkennen van oriëntatie en de spanning om een ​​combinatie die tegelijkertijd zorgt voor een sterke NMOS en PMOS in te schakelen: SEMATECH liet een hoge mobiliteit SiGe (110) kanaal CMOS met de prestatie-het stimuleren van technieken. SEMATECH Het werk van de vooruitgang hoge mobiliteit kanaal CMOS technologie met monolithische integratie op een enkele SiGe (110) <110> kanaal oriëntatie.
  • Aanzienlijke verbeteringen in de tunnel-FET transistoren: In een project gefinancierd door DARPA en in samenwerking met Prof Chenming Hu van de Universiteit van Californië, Berkeley, SEMATECH onderzoekers hebben versterkt deze nieuwe klasse van apparaten die gericht zijn op het verlagen van vermogendissipatie in halfgeleiders. Tunneling transistors kan het antwoord op de beperkingen als gevolg van vermogendissipatie in conventionele CMOS schaalvergroting te overwinnen zijn. SEMATECH meldde een industrie breakthrough-46mV/dec van sub-drempel swing-een belangrijke eerste stap in het realiseren van tunneling transistors.

In een korte titel koers serie, "Emerging logica en geheugen technologieën voor VLSI implementatie," Sitaram Arkalgud, directeur van 3D-interconnect-programma SEMATECH, en Prashant Majhi, programma manager van de CMOS-scaling inspanning, gepresenteerd op 3D-interconnects en grote mobiliteit niet-silicium kanalen. In het bijzonder, Arkalgud besproken proces van ontwikkeling, module-integratie, en de algemene vooruitzichten voor de maakbaarheid via-mid through-silicon vias (TSVs), een front-end proces waarmee de interconnect lengte worden ingekort evenals de bandbreedte tussen de gestapelde chips aan worden verhoogd, wat resulteert in lagere vermogen, hogere prestaties en verhoogde het apparaat dichtheid. Dr Majhi beschreef de kritiek de behoefte aan een hoge mobiliteit niet-Si-kanalen om de prestaties te verbeteren en verminderen het vermogen dissipatie in de toekomst CMOS-apparaten. Verder heeft hij baanbrekende resultaten beschreven van SEMATECH FEP research team, dat is het leiden van een meervoudige poging om de haalbaarheid van integratie van een hoge mobiliteit III-V-kanaal materialen op een silicium-platform en het ontwikkelen van de infrastructuur die nodig is door de sector om dergelijke apparaten te implementeren op aan te tonen toekomst knooppunten.

In combinatie met VLSI, SEMATECH en IMEC co-host een invitational workshop getiteld "High Mobility Channels" op 17 juni. In een reeks presentaties en paneldiscussies, de workshop bestond uit specialisten uit het bedrijfsleven en de academische wereld discussiëren over de uitdagingen en kansen van apparaat-, proces, tooling, en metrologie perspectieven met betrekking tot grootschalige III-V-productie op silicium in een CMOS-omgeving. Majhi gedeeld hoogtepunten van SEMATECH de inspanningen en het succes in de ontwikkeling van een volledig functioneel te testen voertuig in een 200 mm flow. Verscheidene andere experts uit de industrie en het leiden van facultaire onderzoekers de resultaten van hun werk. Het panel van deskundigen en het publiek concludeerde dat III-V op Si is een volgende stap in de evolutie van Si CMOS en misschien is noodzakelijk om de macht te houden in de toekomstige generatie chips.

Het Symposium over VLSI Technology en circuits is een van de vele industrie forums SEMATECH samenwerken op het gebruik met wetenschappers en ingenieurs van bedrijven, universiteiten en andere onderzoeksinstellingen die cruciaal zijn voor ambitieuze onderzoek SEMATECH inspanningen. Het wordt gesponsord door de IEEE Electron Devices Society en Solid-State Circuits Society en de Japan Society of Applied Physics, in samenwerking met het Institute of Electronics, Informatie en Communicatie Engineers.

Bron: http://www.sematech.org/

Last Update: 4. October 2011 11:58

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit